-
公开(公告)号：CN112260689B
公开(公告)日：2023-10-13
申请号：CN202011044795.8
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H03M1/12
Abstract: 本发明公开的一种自适应延时补偿串行ADC采样系统采样校准方法，旨在提供一种时序压力小，校准可靠的采样率校准方法。本发明通过下述技术方案实现：ADC芯片通过模数AD多通道串行接口连接FPGA与时钟分电路组并联组成采样率系统；信号源通过ADC模数转换芯片配置的多通道串行数据传送到FPGA运行时延参数补偿算法，将高速串化数据转换为并行数据，时钟分电路通过时钟源CLK按需改变采样频率，利用串化因子调节差分时钟IDELAY的延时；将时延参数置入FPGA中，对齐通道内数据和时钟；AD芯片配置相关寄存器退出测试序列，输出真实采样数据和模数AD测试序列，完成校准过程，实现串行ADC采样系统输入延时的校准。
-
公开(公告)号：CN113948879B
公开(公告)日：2023-08-08
申请号：CN202111157118.1
申请日：2021-09-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种模块化相控阵天线装置，可维修性好、更换成本低，故障检测率高。本发明通过下述技术方案实现：插装母板通过多层PCB实现每个最小模块单元所需的电源网络、馈电网络、波控网络的均匀分布，为最小模块单元工作提供所需电源和控制信号；每个最小模块单元的4个移相器芯片以SMP连接器为直角坐标系的原点，沿X轴方向的距离dx和沿Y轴方向的距离dy分隔，并且每片移相器芯片集成了实现收发信号相位控制功能的4路6位数控移相、威尔金森功分器、放大器和24位串并转换驱动器；波控母板上的波控电路实现收发信号的幅相控制，校准电路根据每个通道的差异性实现幅相校准，电源电路给波控母板以及最小模块单元提供所需工作电源。
-
公开(公告)号：CN113759777A
公开(公告)日：2021-12-07
申请号：CN202111011097.2
申请日：2021-08-31
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G05B19/042 , H01Q21/00
Abstract: 本发明公开的一种相控阵天线波束控制方法，实现方式简单，计算速度快，运行效率高。本发明通过下述技术方案实现：FPGA根据数字自适应波束形成的原理和数学模型，对多路路输入的相控阵天线相位θ和俯仰角φ前端信号进行三角函数计算，将计算结果送入两路并行连接的串联乘法器，第一路乘法器1相乘得到的sin(θ)*COS(φ)的值通过乘法器4进行复乘；第二路乘法器2通过乘法器5进行相乘，乘法器4、5同时通过加法器将各分量相乘结果累加，同时相控阵天线终端传递过来的频率字f通过乘法器3进行运算，乘法器6将加法器相加的结果与乘法器3输出360/λ的值相乘后对360进行求余，再通过四舍五及求余模块得到相应的波控码。
-
公开(公告)号：CN109361473A
公开(公告)日：2019-02-19
申请号：CN201811483259.0
申请日：2018-12-06
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B10/70 , H04B10/25 , H04B10/2581 , H04B7/06 , H04B7/08
Abstract: 本发明公开的一种高速大容量光子传输网络，旨在提供一种集成度高、时延稳定的传输网络。本发明通过下述技术方案予以实现：任意初级DBF模块相连每个次级DBF模块，每个次级DBF模块相连末级DBF模块，建立初级DBF模块到次级DBF模块之间、以及次级DBF模块与末级DBF模块之间对称的数据通信光子传输网络，所有光纤链路在各级DBF模块上通过光/电、电/光转换后直接接与现场可编程门阵列FPGA高速GTH接口连接，各级模块之间光纤链路物理连接方式固定；初级DBF模块接收或发送数字信号到多个次级DBF模块，末级DBF模块接收或发送多个次级DBF模块的数字信号，构成一个多级双向传输数字信号的传输网络。
-
公开(公告)号：CN108462524A
公开(公告)日：2018-08-28
申请号：CN201810268915.9
申请日：2018-03-29
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B7/185 , H04L27/36 , H04B17/391
Abstract: 本发明提出的一种全数字卫星信号模拟源，旨在提供一种能够提供UQPSK等多调制方式的模拟源。本发明通过下述技术方案予以实现：模拟源板卡将预先在Matlab中编码产生的编码数据，通过主控板到模拟源板卡的PCIE总线接口传输到现场可编程门阵列FPGA产生32路DDS调制数据，模拟源板卡上的DSP通过SRIO接口接收主控板下发的编码方式、调制方式和编码数据源选择开关信号的控制参数，并将解析后的上述控制参数通过EMIF总线分别输入到现场可编程门阵列FPGA中的信道编码单元、信号调制单元和选择器，信道编码单元根据输入差分编码、卷积编码不同的编码方式，数模转换器将通道数据转换为高中频模拟信号，高中频模拟信号被送入模拟处理部分，输出多模、码速率连续可变的高中频宽带卫星模拟信号。
-
Patent Agency Ranking
公开(公告)号：CN112187276B
公开(公告)日：2023-03-21
申请号：CN202011044863.0
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H03M1/66
Abstract: 本发明公开的一种多通道DAC采样同步系统，属于高速串行接口芯片技术领域。旨在提供一种能够满足高速采样的DAC同步系统。本发明通过下述技术方实现：外部提供时钟源，FPGA加载程序，数字信号源生成模块根据时钟分配芯片提供的逻辑时钟生成数字信号源，并送入JESD204B配置模块，根据DAC芯片的通道数、DAC转换器数等信息将多通道数据组帧打包，再调用IP核提取帧数据并映射成有效的编码字，采用不同的排序方式来形成每个DAC转换器的所需的高速串行数据，DAC芯片根据配置将高速串行数据流中控制字符的帧对齐，按照JESD204B协议的要求完成解帧并输出到多通道，实现高速DAC采样多通道同步。
-
公开(公告)号：CN113965220A
公开(公告)日：2022-01-21
申请号：CN202111159171.5
申请日：2021-09-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B1/40
Abstract: 本发明公开的一种射频终端通用接口处理装置，通用化程度高、功能区域划分合理、可扩展性强。本发明通过下述技术方案实现：刚挠板通过带卡扣的磁吸连接器结合高速信号处理主板和接口处理副板，完成主板与副板的接口连接；接口处理副板完成模块接口处理和状态检测，以及高速接口转换电路、低速接口转换电路和检测电路的检测，高速数据处理电路采用外挂DDR和FPGA及外挂存储器SDRAM的DSP，通过外部存储器接口EMIF接口相连交互式架构，FPGA接收解析处理遥测数据，实时处理的数据通过外部存储器接口EMIF送入DSP，再通过EMIF返回给FPGA，FPGA完成对各接口控制管理，同时监控和上报射频终端工作状态。
-
公开(公告)号：CN109541993B
公开(公告)日：2021-03-05
申请号：CN201811263208.7
申请日：2018-10-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G05B19/042 , G01S7/03 , H01Q21/00 , G01K13/00
Abstract: 本发明公开的一种相控阵天线波束控制装置，旨在提供一种功耗低、体积小，可靠性高、可扩展，通用性强的波束控制装置，本发明通过下述技术方案予以实现：n个回形连接器通过子卡间互联，固联在适配底板上连接TR组件控制接口、电源接口和端机控制接口，1‑n个信号处理子板分别固定在1‑n个回形连接器的回形镂空区中，形成信号处理子板嵌入回形连接器；适配底板通过TR组件控制接口匹配不同平台相控阵天线，被选信号处理子板通过TR组件控制接口和状态监测接口接收来自波束控制系统端机的通信指令，解析通信指令并计算波位码，控制时序输出至回形连接器，回形连接器将信号处理子板控制信号管脚通过适配底板扇出给需要控制的TR组件。
-
公开(公告)号：CN112259964A
公开(公告)日：2021-01-22
申请号：CN202011044822.1
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种多子阵相控阵天线波束控制装置，旨在提供一种可以克服传统相控阵天线响应速度慢，不能复用，连接复杂，不易扩展的波控装置。本发明通过下述技术方案实现：每个子阵分别控制N个阵元的移相，将多个子阵拼接在一起；主控板通过端机通信接口对多个子阵进行命令下发、状态监视与故障检测，单个子阵波控板独立完成数据收发，每个子阵波控板采用FPGA实现协议解析，对阵面各天线阵元单元点的相位、幅度相位码进行统一运算，将波束指向和频率算出的地址码送给每个移相器控制电路，子阵波控板将计算出波控数码、相位、幅度数据分别传输至天线阵元阵面各点，控制相应的移相器到每个天线单元，实现N个天线阵元相控阵天线波束控制。
-
公开(公告)号：CN113507305B
公开(公告)日：2023-06-23
申请号：CN202110877456.6
申请日：2021-07-31
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种数字阵列波束形成装置，成本低，可靠性高。本发明通过下述技术方案实现：采用包含了一个本地晶振的时钟管理单元，通过时钟分配网络将得到的时钟、同步信号和本振信号，分路发送给前端若干个数字TR组件和高速信号预处理单元，并送往模拟光模块实现解波分复用；主控单元将多路采样数据分成两组分别送到高速信号预处理单元，在形成波束数据后，通过两片FPGA之间的高速接口交叉互传波束数据，在各自FPGA内形成独立多波束数据，将时频分发电路和波束数据处理实现的本振和时钟，同步分发到后级两个数字光模块后基带信号处理模块，配合网络交换机完成多个阵面控制模块的程序动态更新，实现波束数据双冗余备份的基带数据传输。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.047 seconds)
