-
公开(公告)号：CN113114367A
公开(公告)日：2021-07-13
申请号：CN202110338042.6
申请日：2021-03-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开了的一种模块化高密度数字光纤星载收发设备，用于建立数字阵列信号并行传输到FPGA通用信号处理模块之间的数据通信，利用较少的光纤数量实现高速大容量传输能力。本发明通过下述技术方案予以实现：采用16波分复用模式，设备内部光路由三个光波分复用模块、16个激光器和3两个光电探测器组成。提供2路波分解复用和1路波分复用，32路光电和16路电光转换。光信号和电信号速率≥5Gbps，作为子卡内嵌在标准6U模块中，实现单模块接收160Gbps，发送80Gbps的高速信号收发能力。
-
公开(公告)号：CN109639403A
公开(公告)日：2019-04-16
申请号：CN201811419257.5
申请日：2018-11-26
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04L7/00
CPC classification number: H04L7/0075
Abstract: 本发明公开的一种同步传输数字阵列天线基带激励数据的方法，旨在提供一种通道相位误差小，数字处理部分处理简单，功耗小的基带激励数据的方法。本发明以光纤作为采集端与接收端远距离传输媒介，采集端1～N个模/数转换器ADC1～ADCN对射频信号进行数据采样，并转换成中频信号，分别按照JESD204B协议进行数据打包并转换成高速串行数据流，送往电光转换模块将其转换成光信号，转换后通过光纤光电转换模块将光信号恢复成电信号送往接收端FPGA1‑FPGAK，并完成数据恢复，然后通过通道校准完成数据对齐，数据对齐后的采样信号同步传输至接收数据处理端FPGA全链路数据同步传输同源同步时钟网络实现数据同步处理。
-
公开(公告)号：CN113114367B
公开(公告)日：2023-12-08
申请号：CN202110338042.6
申请日：2021-03-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开了的一种模块化高密度数字光纤星载收发设备，用于建立数字阵列信号并行传输到FPGA通用信号处理模块之间的数据通信，利用较少的光纤数量实现高速大容量传输能力。本发明通过下述技术方案予以实现：采用16波分复用模式，设备内部光路由三个光波分复用模块、16个激光器和3两个光电探测器组成。提供2路波分解复用和1路波分复用，32路光电和16路电光转换。光信号和电信号速率≥5Gbps，作为子卡内嵌在标准6U模块中，实现单模块接收160Gbps，发送80Gbps的高速信号收发能力。
-
公开(公告)号：CN110046128A
公开(公告)日：2019-07-23
申请号：CN201910150240.2
申请日：2019-02-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F15/78
Abstract: 本发明公开的一种高速光纤背板光纤互连集成模块的方法，旨在提供一种可靠性高、占用体积小、装配简单、适用面广的互连方法。本发明通过下述技术方案予以实现：各路集成模块内部待连接的光纤通过各自背板连接器的光纤窗口就近连接到高速光背板引出的MT接头上，MT接头是高速光背板通过扁平光纤引出的，扁平光纤在进入光背板引入口后转换为直径为0.25的裸纤，裸纤走线到各个目标模块引出口处，并紧密排布在光背板上，引出光背板后再转为扁平光纤，同时实现MT24接口与MT12接口之间的相互转换，最后连接MT接头并连接到目标集成模块背板连接器的光纤窗口上。
-
Patent Agency Ranking
公开(公告)号：CN109634673A
公开(公告)日：2019-04-16
申请号：CN201811483241.0
申请日：2018-12-06
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F9/4401 , G06F8/60 , G06F9/50
CPC classification number: G06F9/4401 , G06F8/60 , G06F9/5027
Abstract: 本发明公开的一种星载电子系统管理控制设备，旨在提供一种自主可控、计算资源调度灵活的管理控制设备。本发明通过下述技术方案予以实现：在硬件架构系统中，处理器龙芯3A外挂与用户交互的串口UART；输入输出系统BIOS、FLASH存储器通过LPC总线相连处理器龙芯3A；处理器龙芯3A通过DDR3内存分别连接对应的DDR3颗粒，通过HT总线连接桥片龙芯2H；桥片龙芯2H通过PHY控制器连接前兆网口来加载应用功能镜像，通过PCIE总线连接PCIE转RIO桥片运行ReWorks操作系统，解析基于包交换互联协议；输入输出系统BIOS、FLASH存储器通过LPC总线启动程序，完成桥片龙芯2H的PCIE总线协议到RIO总线协议的转换。
-
公开(公告)号：CN114050825B
公开(公告)日：2023-02-28
申请号：CN202111278167.0
申请日：2021-10-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H03L7/23
Abstract: 本发明公开的一种多模式自适应内外参考时钟复用分配电路，能自适应复用内外参考时钟，且具备时钟分频分配能力。本发明通过下述技术方案实现：FPGA以含PLL资源的锁定指示信号和接地调试接口控制电路输入模式信号作为判决条件，判断工作模式和外部参考时钟是否正常，通过逻辑判决输出选通信号信号，选择内部或外部参考时钟到次级锁相环电路，实现内外参考时钟自适应复用；末级时钟分配网络对次级锁相环电路输出时钟进行分频，为板级各电路组件提供分频时钟，分别得到各组电路组件的具体时钟频率，以及自适应调试模式、正常工作模式、外参考异常模式和外参考恢复模式等多种工作模式下的参考时钟复用，完成到模块内各电路组件输出时钟的分频和分配。
-
公开(公告)号：CN114050825A
公开(公告)日：2022-02-15
申请号：CN202111278167.0
申请日：2021-10-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H03L7/23
Abstract: 本发明公开的一种多模式自适应内外参考时钟复用分配电路，能自适应复用内外参考时钟，且具备时钟分频分配能力。本发明通过下述技术方案实现：FPGA以含PLL资源的锁定指示信号和接地调试接口控制电路输入模式信号作为判决条件，判断工作模式和外部参考时钟是否正常，通过逻辑判决输出选通信号信号，选择内部或外部参考时钟到次级锁相环电路，实现内外参考时钟自适应复用；末级时钟分配网络对次级锁相环电路输出时钟进行分频，为板级各电路组件提供分频时钟，分别得到各组电路组件的具体时钟频率，以及自适应调试模式、正常工作模式、外参考异常模式和外参考恢复模式等多种工作模式下的参考时钟复用，完成到模块内各电路组件输出时钟的分频和分配。
-
公开(公告)号：CN110166127A
公开(公告)日：2019-08-23
申请号：CN201910364579.2
申请日：2019-04-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B10/25
Abstract: 本发明公开的一种高速光纤背板互连通用处理模块光链路的方法，旨在提供一种可靠性高、占用体积小、装配简单、适用面广的光链路互连方法。本发明通过下述技术方案予以实现：各路通用处理模块内部待连接的光链路通过各自背板连接器的光纤窗口就近连接到高速光背板引出的微型MT24接口上，微型MT24接口后端连接高速光背板引出的扁平光纤，扁平光纤在光背板中转换为直径为0.25的裸纤，裸纤采用紧密排布的方式走线到各个目标模块引出口处，同时实现MT24纤芯转MT12纤芯，在引出口处再转为带有微型MT12接口的扁平光纤，最后通过微型MT12接头连接到目标通用处理模块背板连接器的光纤窗口上。
-
公开(公告)号：CN109361473A
公开(公告)日：2019-02-19
申请号：CN201811483259.0
申请日：2018-12-06
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B10/70 , H04B10/25 , H04B10/2581 , H04B7/06 , H04B7/08
Abstract: 本发明公开的一种高速大容量光子传输网络，旨在提供一种集成度高、时延稳定的传输网络。本发明通过下述技术方案予以实现：任意初级DBF模块相连每个次级DBF模块，每个次级DBF模块相连末级DBF模块，建立初级DBF模块到次级DBF模块之间、以及次级DBF模块与末级DBF模块之间对称的数据通信光子传输网络，所有光纤链路在各级DBF模块上通过光/电、电/光转换后直接接与现场可编程门阵列FPGA高速GTH接口连接，各级模块之间光纤链路物理连接方式固定；初级DBF模块接收或发送数字信号到多个次级DBF模块，末级DBF模块接收或发送多个次级DBF模块的数字信号，构成一个多级双向传输数字信号的传输网络。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.041 seconds)
