-
公开(公告)号：CN107885910B
公开(公告)日：2023-10-13
申请号：CN201710996146.X
申请日：2017-10-23
Applicant: 苏州大学
IPC: G06F30/337 , G06F30/327
Abstract: 本发明公开了一种基于演化策略的近似电路逻辑综合优化方法，可以对电路面积和功耗以及逻辑功能比例三个参数同时优化，找出电路逻辑功能和面积/功耗之间的最大交替损益；本发明的基于演化的优化方法具有解决非线性问题的能力，在较大的搜索空间内，找到近似最优的解。
-
公开(公告)号：CN111145809A
公开(公告)日：2020-05-12
申请号：CN202010134721.7
申请日：2020-03-02
Applicant: 苏州大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明是一种基于FinFET工艺SRAM抗辐照单元，包括基于FinFET工艺构成的DICE抗辐照单元，所述DICE抗辐照单元包括读字线RWL和写字线WL，所述读字线RWL和写字线WL连接至相应电平，以控制PMOS传输管开关，分开读写操作。本发明的抗辐照单元能提高抗辐照效果，并能提高读稳定性，消除由于小尺寸上拉管工艺偏差造成的写失败问题。
-
公开(公告)号：CN108665923A
公开(公告)日：2018-10-16
申请号：CN201810090265.3
申请日：2018-01-30
Applicant: 苏州大学
IPC: G11C11/419
Abstract: 本发明公开了一种SRAM存储器，包括跟踪时钟发生器以及对称分布的两个SRAM阵列，每个SRAM阵列的上部均设有一跟踪行，外侧均设有一跟踪列，每个SRAM阵列的上方位于跟踪行的外侧设有一时序追踪单元dummy cell，每个SRAM阵列的下方设有一dummy SA读出放大器，跟踪时钟发生器的输出端INTERNAL-CLK分别经两条穿过跟踪行的跟踪字线与两侧的时序追踪单元dummy cell连接，每个时序追踪单元dummy cell经一条穿过跟踪列的跟踪位线与dummy SA读出放大器连接，dummy SA读出放大器的输出端经一判决器连接到跟踪时钟发生器的输入端，还包括基于dummy SA读出放大器的PBTI保护电路。本发明不仅能降低存储器由于跟踪路径导致失效的概率，增加追踪操作的准确性，还能消除PBTI效应的影响，提高电路的可靠性。
-
公开(公告)号：CN108511022A
公开(公告)日：2018-09-07
申请号：CN201810257784.4
申请日：2018-03-27
Applicant: 苏州大学
Abstract: 本发明公开了一种基于串联晶体管型的改进的差分架构Nor flash存储单元及存储器，包括对称分布的第一、第二两管串联型Nor flash单元，第一两管串联型Nor flash单元包括PMOS晶体管M1和浮栅晶体管M2，第二两管串联型Nor flash单元包括PMOS晶体管M3和浮栅晶体管M4，第一、第二两管串联型Nor flash单元上接位线BL控制电路模块和灵敏放大电路模块，下接源线SL控制电路模块，PMOS晶体管M1和M3的漏极作为存储单元的两根位线，浮栅晶体管M2和M4的控制栅作为存储单元的两根字线，源极作为存储单元的两根源线；还包括跨接在两根位线的公共端以及PMOS晶体管M1和M3的栅极的公共端之间的NBTI恢复电路。本发明能有效改善NBTI效应的影响，极大增加存储单元的可靠性及存储寿命。
-
公开(公告)号：CN108461103A
公开(公告)日：2018-08-28
申请号：CN201810089416.3
申请日：2018-01-30
Applicant: 苏州大学
IPC: G11C11/419 , G11C11/412 , G11C7/10
Abstract: 本发明公开了一种提高SRAM良率的补偿电路，尤其包括以PMOS补偿电路，PMOS补偿电路的时序追踪位线DBL路径的一端与时序追踪单元Dummy Cell的一端连接，时序追踪位线DBL路径的另一端连接时序控制电路FSM Logic，时序控制电路FSM Logic通过灵敏放大器SA使能信号路径SAEN与灵敏放大器SA连接，时序追踪单元Dummy Cell的另一端连接时序追踪字线DWL，时序追踪字线DWL与字线WL连接，字线WL上连接有复数个存储单元，存储单元与列选择电路Column-Mux连接；PMOS补偿电路包括一个反相器INV以及一基于反相器INV的NBTI保护电路。本发明不但能够提升工艺偏差客观存在条件下的SRAM良率，使SRAM读出灵敏放大器最小DeltaV会落在最坏SS工艺角下，减小面积和功耗，还能有效改善关键P的NBTI效应，避免整个时序发生漂移。
-
Patent Agency Ranking
公开(公告)号：CN106653072A
公开(公告)日：2017-05-10
申请号：CN201710063682.4
申请日：2017-02-03
Applicant: 苏州大学
IPC: G11C7/06
CPC classification number: G11C7/06
Abstract: 本发明公开了一种伪器件辅助灵敏放大器电路，其包括第一反相器、第二反相器、第三反相器、第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管，所述第一反相器的输出端连接到第二反相器的输入端，所述第二反相器的输出端连接到第一反相器的输入端，还包括伪器件第二NMOS晶体管和第三NMOS晶体管，所述第二NMOS晶体管的源极和漏极均连接到第一反相器的输出端，所述第三NMOS晶体管的源极和漏极均连接到第二反相器的输出端，所述第二NMOS晶体管和第三NMOS晶体管的栅极均连接到第三反相器的输入端。本发明有效地改进传统灵敏放大器由于电容耦合减少初始压差的影响，提升灵敏放大器的良率和速度，同时不影响原电路版图的面积。
-
公开(公告)号：CN102982845B
公开(公告)日：2016-07-20
申请号：CN201210506423.1
申请日：2012-11-30
Applicant: 苏州大学
Abstract: 本发明公开提供了一种电子可编程熔丝电路，所述电子可编程熔丝电路中，电路单元只包括熔丝单元和第一薄氧MOS管，每一列电路单元共用一个厚氧MOS管，与现有技术相比，极大的减小了厚氧MOS管的数量，解决了现有技术中每个电路单元均需采用厚氧MOS管而导致的占用电路面积的问题。
-
公开(公告)号：CN102982845A
公开(公告)日：2013-03-20
申请号：CN201210506423.1
申请日：2012-11-30
Applicant: 苏州大学
Abstract: 本发明公开提供了一种电子可编程熔丝电路，所述电子可编程熔丝电路中，电路单元只包括熔丝单元和第一薄氧MOS管，每一列电路单元共用一个厚氧MOS管，与现有技术相比，极大的减小了厚氧MOS管的数量，解决了现有技术中每个电路单元均需采用厚氧MOS管而导致的占用电路面积的问题。
-
公开(公告)号：CN102263716A
公开(公告)日：2011-11-30
申请号：CN201110210756.5
申请日：2011-07-26
Applicant: 苏州大学
IPC: H04L27/00
Abstract: 本发明公开了一种调制类型识别方法及系统。一种调制类型识别方法，包括：对MQAM信号进行预处理，得到处理后的MQAM信号和码元间隔；参考码元间隔，将同一码元间隔内的处理后的MQAM信号变换到相空间域，对该变换后的MQAM信号采用相图描述，提取变换后的MQAM信号在相图中的特征参数；对特征参数进行聚类分析，并对聚类分析结果进行分类识别，确定调制类型。应用上述方案，将同一码元内的处理后的MQAM信号变换到相空间域，采用相图描述变换后的MQAM信号，提取变换后的MQAM信号在相图中的特征参数。这种提取参数的方式减少了特征参数个数，进而降低了识别时间，提高了识别实时性和识别效率。
-
公开(公告)号：CN108665923B
公开(公告)日：2021-11-23
申请号：CN201810090265.3
申请日：2018-01-30
Applicant: 苏州大学
IPC: G11C11/419
Abstract: 本发明公开了一种SRAM存储器，包括跟踪时钟发生器以及对称分布的两个SRAM阵列，每个SRAM阵列的上部均设有一跟踪行，外侧均设有一跟踪列，每个SRAM阵列的上方位于跟踪行的外侧设有一时序追踪单元dummy cell，每个SRAM阵列的下方设有一dummy SA读出放大器，跟踪时钟发生器的输出端INTERNAL‑CLK分别经两条穿过跟踪行的跟踪字线与两侧的时序追踪单元dummy cell连接，每个时序追踪单元dummy cell经一条穿过跟踪列的跟踪位线与dummy SA读出放大器连接，dummy SA读出放大器的输出端经一判决器连接到跟踪时钟发生器的输入端，还包括基于dummy SA读出放大器的PBTI保护电路。本发明不仅能降低存储器由于跟踪路径导致失效的概率，增加追踪操作的准确性，还能消除PBTI效应的影响，提高电路的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.024 seconds)
