-
公开(公告)号：CN104241365A
公开(公告)日：2014-12-24
申请号：CN201410143075.5
申请日：2014-04-10
Applicant: 电子科技大学
CPC classification number: H01L29/7824 , H01L29/66681
Abstract: 一种SOI横向功率MOSFET器件，属于功率半导体器件技术领域。本发明在漂移区引入介质槽，槽内填充两种或两种以上的介质材料，且介质材料的介电系数低于有源层的介电常数，同时介电系数自下而上逐渐递减；介质槽靠近体区一侧具有体区纵向延伸结构；介质槽与介质埋层之间具有与漂移区掺杂类型相反的半导体埋层。变k介质材料填充的介质槽对有源层内电场的调制作用和纵向折叠漂移区的作用使得器件耐压大大提高并缩小器件横向尺寸；体区纵向延伸结构和半导体埋层结构的引入进一步提高了器件耐压，而且增强了对漂移区的耗尽作用，可提高漂移区掺杂浓度，从而降低器件的导通电阻；介质槽还能够降低器件的栅-漏电容，提高器件的频率和输出功率。
-
公开(公告)号：CN104253050A
公开(公告)日：2014-12-31
申请号：CN201410143064.7
申请日：2014-04-10
Applicant: 电子科技大学
IPC: H01L21/336
CPC classification number: H01L29/66681 , H01L29/0615 , H01L29/0646 , H01L29/0649 , H01L29/7816 , H01L29/7824
Abstract: 一种槽型横向MOSFET器件的制造方法，属于功率半导体器件制造技术领域。本发明通过刻蚀深槽、热生长形成绝缘介质层、淀积半导体层、平坦化半导体层、倾斜离子注入、高温推结、淀积绝缘介质以及平坦化绝缘介质，最后形成有源区和电极等关键工艺步骤，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：第一，本发明可以在槽两侧壁形成两种不同掺杂类型、窄且高浓度的延伸至介质槽底部的P柱区或者N柱区，有利于提高器件的耐压，降低导通电阻和缩小器件横向尺寸；第二，不需要复杂的掩膜，降低了工艺成本；第三，避免介质槽填充及平坦化对体区、体接触区、以及源区和漏区产生的影响。
-
公开(公告)号：CN103915828A
公开(公告)日：2014-07-09
申请号：CN201410127313.3
申请日：2014-03-31
Applicant: 电子科技大学
Abstract: 一种用于集成电路的RC触发式ESD保护电路，属于电子技术领域。本发明通过电容和电阻组成的RC串联电路触发开启PMOS管，电流拉升了电位点（109）的电位，从而开启NMOS管并降低电位点（109）的电位，最终形成正反馈以保证触发电路（103）的输出为高电位。本发明只需要5～15ns的RC触发时间，相对于传统触发电路的200ns的RC触发时间，电容和电阻值降低为原来的十分之一左右，也即触发电路的版图面积减小为原来的十分之一左右。另外，还可以通过调节PMOS管（107）的宽长比以及第二电阻（205）的大小来调节电位点（110）的输出电压，从而调节ESD钳位器件（104）的ESD电流的泄放能力。
-
公开(公告)号：CN104253050B
公开(公告)日：2016-12-21
申请号：CN201410143064.7
申请日：2014-04-10
Applicant: 电子科技大学
IPC: H01L21/336
Abstract: 一种槽型横向MOSFET器件的制造方法，属于功率半导体器件制造技术领域。本发明通过刻蚀深槽、热生长形成绝缘介质层、淀积半导体层、平坦化半导体层、倾斜离子注入、高温推结、淀积绝缘介质以及平坦化绝缘介质，最后形成有源区和电极等关键工艺步骤，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：第一，本发明可以在槽两侧壁形成两种不同掺杂类型、窄且高浓度的延伸至介质槽底部的P柱区或者N柱区，有利于提高器件的耐压，降低导通电阻和缩小器件横向尺寸；第二，不需要复杂的掩膜，降低了工艺成本；第三，避免介质槽填充及平坦化对体区、体接触区、以及源区和漏区产生的影响。
-
公开(公告)号：CN104201206B
公开(公告)日：2016-09-21
申请号：CN201410439282.5
申请日：2014-08-29
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L29/08
Abstract: 一种横向SOI功率LDMOS器件，属于半导体功率器件技术领域。器件包括衬底、介质埋层及其上的半导体有源层，半导体有源层中形成槽型辅助积累结构，槽型辅助积累结构两侧为漂移区。槽型辅助积累结构由两层槽型隔离介质中间夹一层半导体高阻区形成，半导体高阻区中形成集成二极管。本发明在器件开态时，槽型辅助积累结构与漂移区界面处形成多子积累层，构成一条电流低阻通道，显著降低器件比导通电阻。关断状态，半导体高阻区承受耐压。开态电流大部分流经多子积累层，使得比导通电阻几乎与漂移区掺杂浓度无关，有效地缓解击穿电压与比导通电阻的矛盾关系。
-
Patent Agency Ranking
公开(公告)号：CN104183646A
公开(公告)日：2014-12-03
申请号：CN201410439269.X
申请日：2014-08-29
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L29/06
CPC classification number: H01L29/7824 , H01L29/4238 , H01L29/783
Abstract: 一种具有延伸栅结构的SOI LDMOS器件，属于半导体功率器件技术领域。本发明在常规SOI LDMOS器件漂移区表面引入从多晶硅栅延伸至漏电极的延伸栅结构。在延伸栅结构中引入在器件开态时反向偏置的PN结来减小泄漏电流。延伸栅结构一方面在器件导通状态，在靠近延伸栅介质的漂移区表面感应出多数载流子的积累层，为开态电流提供了一条超低电阻通道,从而显著降低器件的比导通电阻，并使比导通电阻不依赖于漂移区掺杂浓度；另一方面在器件关断状态，延伸栅结构调节漂移区中电场分布从而提高了器件的耐压。此外，开态电流绝大部分由电荷积累层低阻通道流过，因此其温度分布均匀，器件更加稳定。
-
公开(公告)号：CN103915436A
公开(公告)日：2014-07-09
申请号：CN201410127350.4
申请日：2014-03-31
Applicant: 电子科技大学
Abstract: 一种集成电路用RC触发式ESD保护电路，属于电子技术领域。本发明通过由第一PMOS管的开启电阻和电容组成的RC触发电路的延迟作用，开启了第二PMOS管303，通过电阻305的电流拉升了电位点307的电位，从而开启NMOS管304并降低电位点307的电位，NMOS管303与第二PMOS管303形成正反馈，保证电位点307为高电位，以驱动衬底触发SCR器件104。本发明提供的集成电路用RC触发式ESD保护电路，其中电容的大小只需要5fF，相对于传统触发电路的pF级的电容小了很多，版图面积随之减小的同时，漏电流也随之减小。
-
公开(公告)号：CN103904124B
公开(公告)日：2016-08-17
申请号：CN201410142967.3
申请日：2014-04-10
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L29/06
Abstract: 一种具有U型延伸栅的SOI槽型LDMOS器件，属于半导体功率器件技术领域。本发明在常规LDMOS器件的基础上，通过将普通槽栅延伸至漏端，形成U型延伸栅，并在有源层中引入介质槽，介质槽中填充材料的介电系数低于有源层的介电系数。本发明一方面，在导通状态，U型延伸栅侧壁形成多子积累层，形成电流的低阻通道，降低导通电阻；另一方面，在阻断状态，介质槽调制器件横向电场，改善器件表面和体内电场分布，提高器件耐压。同时介质槽折叠漂移区，缩小器件横向尺寸，大大降低了比导通电阻。
-
公开(公告)号：CN103915436B
公开(公告)日：2016-04-06
申请号：CN201410127350.4
申请日：2014-03-31
Applicant: 电子科技大学
Abstract: 一种集成电路用RC触发式ESD保护电路，属于电子技术领域。本发明通过由第一PMOS管的开启电阻和电容组成的RC触发电路的延迟作用，开启了第二PMOS管303，通过电阻305的电流拉升了电位点307的电位，从而开启NMOS管304并降低电位点307的电位，NMOS管303与第二PMOS管303形成正反馈，保证电位点307为高电位，以驱动衬底触发SCR器件104。本发明提供的集成电路用RC触发式ESD保护电路，其中电容的大小只需要5fF，相对于传统触发电路的pF级的电容小了很多，版图面积随之减小的同时，漏电流也随之减小。
-
公开(公告)号：CN103928522A
公开(公告)日：2014-07-16
申请号：CN201410142500.9
申请日：2014-04-10
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/7816 , H01L29/0634
Abstract: 一种槽型积累层MOSFET器件，属于功率半导体器件技术领域。本发明在纵向MOSFET器件的源漏之间的漂移区中引入介质槽，槽内填充介电常数较小的介质材料；介质槽被第二导电类型重掺杂栅端欧姆接触区、第二导电类型高阻区、第一导电类型高阻区、第一导电类型重掺杂场截止区和第二导电类型漏端接触区构成的辅助电荷积累层所包围，辅助电荷积累层又被介质隔离层所包围。本发明通过引入辅助电荷积累层，器件正向导通时在漂移区内靠近介质隔离层附近形成高浓度的载流子积累层，从而大幅降低导通电阻，进而降低功耗；在器件关断时提高介质槽中的电场强度从而提高器件耐压；同时介质槽在提高器件耐压的同时缩小了器件的横向尺寸，降低了比导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.019 seconds)
