公开(公告)号：CN119480684A

公开(公告)日：2025-02-18

申请号：CN202411013627.0

申请日：2024-07-26

Applicant: 株式会社爱发科

Inventor： 隣嘉津彦 ,  小野洋平 ,  孙珍赫 ,  朴俊唱 ,  李炫和 ,  裵真珠

IPC: H01L21/67 ,  H01L21/311

Abstract: 本发明提供在放电管中生成的等离子体中能够抑制有助于前体生成的特性的降低的蚀刻方法。蚀刻方法包括：在具备由无机氧化物构成的内表面的放电管(24A)中生成包含氢和氮的反应等离子体，将反应等离子体供给至连接有放电管(24A)的蚀刻腔室(11)；以及使用包含氟的气体和反应等离子体，在蚀刻腔室(11)中生成包含氟和氢的前体，将前体供给至配置在蚀刻腔室(11)中的基板。蚀刻方法包括：将氢等离子体供给至生成了反应等离子体的放电管(24A)的内表面；以及将氧等离子体供给至被供给了氢等离子体的内表面。

公开(公告)号：CN112204713A

公开(公告)日：2021-01-08

申请号：CN201980035215.8

申请日：2019-05-20

Applicant: 株式会社爱发科

Inventor： 隣嘉津彦 ,  井上宽扬

IPC: H01L21/3065 ,  H05H1/46

Abstract: 氧化膜除去方法包括：通过向包含于处理对象(S)的硅氧化膜供给含有氟和氢的蚀刻剂，从而生成挥发性比硅氧化膜高的反应生成物；通过向反应生成物赋予用于反应生成物挥发的能量，从而将反应生成物从处理对象(S)上除去。将反应生成物除去包括将处理对象(S)的温度维持为低于80℃的温度。

公开(公告)号：CN118352213A

公开(公告)日：2024-07-16

申请号：CN202311823931.7

申请日：2023-12-27

Applicant: 株式会社爱发科

Inventor： 隣嘉津彦 ,  井上宽扬 ,  小野洋平 ,  朴俊唱 ,  金洹渶

IPC: H01J37/32 ,  H01L21/67

Abstract: 提供一种能抑制蚀刻速度降低的蚀刻装置及蚀刻方法。蚀刻装置(10)构成为通过向基板具备的含硅膜供给含氟气体和等离子体而蚀刻含硅膜。蚀刻装置(10)具备：照射微波的放电管(24A)；和向放电管(24A)供给混合气体的混合气体供给部(21)。放电管(24A)构成为生成混合气体的等离子体。混合气体含有氢原子、氮原子以及氧原子，放电管(24A)以氧化铝为主要成分而构成。

公开(公告)号：CN116137226A

公开(公告)日：2023-05-19

申请号：CN202211414042.0

申请日：2022-11-11

Applicant: 株式会社爱发科

Inventor： 桥本笃明 ,  隣嘉津彦 ,  小野洋平 ,  堤贤吾 ,  井上宽扬

IPC: H01L21/311 ,  H01L21/67

Abstract: 本发明提供能够抑制基板间的蚀刻量的分布的蚀刻方法和蚀刻装置。收纳在真空槽中的多个基板分别具备第1处理对象和第2处理对象。第1处理对象为硅氧化物层(53)，第2处理对象为硅氮化物层(51)或者被硅氧化物层(53)覆盖的硅层(52)。蚀刻方法包括下述工序：第1工序，将NH3气体和HF气体导入至真空槽，由此对第1处理对象进行蚀刻；以及第2工序，在第1工序后，将由包含NH3气体的气体生成的等离子体和NF3气体供给至真空槽，由此对第2处理对象进行蚀刻。

公开(公告)号：CN105765726A

公开(公告)日：2016-07-13

申请号：CN201480064729.3

申请日：2014-12-02

Applicant: 株式会社爱发科

Inventor： 隣嘉津彦 ,  中川明夫 ,  横尾秀和 ,  铃木英夫

IPC: H01L29/739 ,  H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L21/265 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/0638 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/66348 ,  H01L29/78

Abstract: 本发明提供一种能够实现元件的更微细化或高品质化的绝缘栅双极晶体管的制造方法。本发明的一个实施方式所涉及的绝缘栅双极晶体管的制造方法包括：准备用MCZ法制造的第1导电型半导体衬底。在上述半导体衬底的第1表面形成第2导电型基层(12)、第1导电型发射区(13)和栅极(14)。对上述半导体衬底的第2表面进行加工，据此使上述半导体衬底薄化；在薄化后的上述第2表面注入硼，据此形成第2导电型集电层(15)。在上述半导体衬底的内部的、与集电层(15)相邻的区域注入氢，据此形成杂质浓度高于上述半导体衬底的第1导电型缓冲层(16)。