-
公开(公告)号：CN117413282A
公开(公告)日：2024-01-16
申请号：CN202280034361.0
申请日：2022-02-01
Applicant: 株式会社日立制作所
IPC: G06N10/00
Abstract: 量子计算机系统具有：虚拟量子计算机，其基于预定的参数对实机量子计算机的动作进行模拟，所述实机量子计算机执行基于量子比特组的量子运算；以及控制装置，其控制所述实机量子计算机和所述虚拟量子计算机，所述虚拟量子计算机具有推定部，该推定部模拟所述实机量子计算机的动作来推定所述量子比特组中的关注量子比特的状态，所述控制装置具有反馈控制部，该反馈控制部变更所述参数，直至由所述推定部得出的所述关注量子比特的推定状态与来自所述实机量子计算机的量子运算结果的背离成为第一设计值以下为止，并将变更后的参数发送至所述虚拟量子计算机。
-
公开(公告)号：CN100508153C
公开(公告)日：2009-07-01
申请号：CN200410004963.5
申请日：1999-09-09
Applicant: 株式会社日立制作所
IPC: H01L21/66 , H01L21/82 , H01L27/092
CPC classification number: H03K19/0016
Abstract: 一种半导体集成电路装置的测试方法，其特征在于包括：提供具有逻辑电路的上述半导体集成电路装置，上述逻辑电路正常动作时的电源电压为第1电压；向上述逻辑电路的MOS晶体管施加衬底偏置电压，以便升高上述MOS晶体管的阈值电压；向上述逻辑电路施加低于上述第1电压的第2电压，作为上述逻辑电路的电源电压；以及在上述逻辑电路的晶体管处于静止状态时，测量上述半导体集成电路装置的电源电流。
-
公开(公告)号：CN100401634C
公开(公告)日：2008-07-09
申请号：CN200410088158.5
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/356 , H03K19/0185 , H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：输出缓冲器电路，具有一其源极连接到第一电压的PMOS晶体管，以及一其漏极连接到上述PMOS晶体管的漏极、其源极连接到第二电压的NMOS晶体管；第一控制电路，接收输出控制信号和输出信号，并输出第一控制信号；第二控制电路，接收所述输出控制信号和所述输出信号，并输出第二控制信号；第一反相器电路，其输入端连接到所述第一控制电路，而其输出端连接到所述PMOS晶体管；第二二反相器电路，其输入端连接到所述第二控制电路，而其输出端连接到所述NMOS晶体管；第一静电击穿保护电路，设置在所述第一反相器电路的输出端和PMOS晶体管之间，以及第二静电击穿保护电路，设置在所述第二反相器电路的输出端和NMOS晶体管之间。
-
公开(公告)号：CN1172373C
公开(公告)日：2004-10-20
申请号：CN99118577.3
申请日：1999-09-09
Applicant: 株式会社日立制作所
IPC: H01L27/092 , H01L27/04
CPC classification number: H03K19/0016
Abstract: 一种半导体集成电路中，通过把衬底偏置控制装置102设置为第1状态，在MOS晶体管中流过大电流，把衬底偏置控制装置设定为第2状态，把上述大电流控制为较小的值，进行控制使得第2状态时提供给第1被控制电路的衬底偏置的值是比第1状态时对于PMOS晶体管的衬底偏置高的电压值，是对于NMOS晶体管的衬底偏置低的电压值，第2状态时提供给第1被控制电路的电源电压比该第1状态时小。
-
公开(公告)号：CN1442768A
公开(公告)日：2003-09-17
申请号：CN03107553.3
申请日：1997-11-21
Applicant: 株式会社日立制作所
IPC: G06F1/04
CPC classification number: G06F1/3296 , G06F1/3203 , Y02D10/172 , Y02D50/20
Abstract: 本发明的控制具有在半导体衬底上边构成的晶体管，具有根据时钟信号进行动作的多个构成要素电路块的半导体集成电路装置的功耗的控制方法，其特征是：切换使用下述模式：所有的上述构成要素电路块都根据上述时钟进行动作的第1模式；停止向至少一个上述构成要素电路块供给上述时钟信号的第2模式；停止向所有上述构成要素电路块供给上述时钟信号，同时控制在半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值电压的第3模式。
-
Patent Agency Ranking
公开(公告)号：CN1212433A
公开(公告)日：1999-03-31
申请号：CN98118772.2
申请日：1998-08-27
Applicant: 株式会社日立制作所
IPC: G11C11/00
CPC classification number: H03L7/0805 , G06F1/10 , H03K3/0231 , H03K3/03 , H03K3/0322 , H03L7/00 , H03L7/0812 , H03L7/0891 , H03L7/0995 , H03L7/18
Abstract: 振荡电路,提供低歪斜和低起伏的时钟信号和时钟分配电路或电路系统。因而可提供高速半导体集成电路装置。振荡器的振荡节点借助于闭合回路的导电布线共同连接。在连接点连接至导电布线,连接点之间的间距为基本相同的导电布线长度,以相同的相位和频率同步振荡。导电布线也可制备成网格状。振荡器为带有连接成环形的倒相器,至少一个倒相器的输出连接至导电布线。振荡器也可是延迟线。
-
公开(公告)号：CN1901369A
公开(公告)日：2007-01-24
申请号：CN200610095799.2
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/356 , H03K19/0185 , H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：具有第一电位的第一电位点；具有第二电位的第二电位点；上拉电平转换电路，以及用于限定流过上拉电平转换电路的电流的电流源。所述上拉电平转换电路包括：用于接收互补输入信号、源极连接到所述第二电位点的第一种导电类型的第一和第二场效应晶体管，以及第二种导电类型的第三和第四场效应晶体管，该第三场效应晶体管的源极连接到所述第一电位点、漏极连接到所述第一场效应晶体管的漏极、栅极连接到所述第二场效应晶体管的漏极；所述第四场效应晶体管的源极连接到所述第一电位点、漏极连接到所述第二场效应晶体管的漏极、栅极连接到所述第一场效应晶体管的漏极，以及用于限定流过上拉电平转换电路的电流的电流源。
-
公开(公告)号：CN1700599A
公开(公告)日：2005-11-23
申请号：CN200510072780.1
申请日：2000-12-21
Applicant: 株式会社日立制作所
IPC: H03K19/0175
CPC classification number: H03K19/0016 , H03K19/018521
Abstract: 具备本发明的电平变换电路的半导体器件，由用低压电源(VDD)使电平变换电路(LSC)进行动作的升压部分，和用高压电源(VDDQ)进行动作的电路部分(LSC2)构成。升压部分使用永远可以得到2×VDD电平的升压电路，以便使低压电源(VDD)可以在亚1V下进行动作。此外，使该低压电路作成为可以仅仅用可以高速动作的薄的氧化膜厚的MOSFET构成的电路构成。再有，为了使阻止在低压一侧电路CB1的睡眠模式时发生的电平变换电路的漏电流的设计容易化，在电路部分(LSC2)中，设置不需要来自外部的控制信号且在内部自律地对漏电流进行控制的电路(LPC)。
-
公开(公告)号：CN1171131C
公开(公告)日：2004-10-13
申请号：CN98118772.2
申请日：1998-08-27
Applicant: 株式会社日立制作所
IPC: G06F1/08
CPC classification number: H03L7/0805 , G06F1/10 , H03K3/0231 , H03K3/03 , H03K3/0322 , H03L7/00 , H03L7/0812 , H03L7/0891 , H03L7/0995 , H03L7/18
Abstract: 振荡电路，提供低歪斜和低起伏的时钟信号和时钟分配电路或电路系统。因而可提供高速半导体集成电路装置。振荡器的振荡节点借助于闭合回路的导电布线共同连接。在连接点连接至导电布线，连接点之间的间距为基本相同的导电布线长度，以相同的相位和频率同步振荡。导电布线也可制备成网格状。振荡器为带有连接成环形的倒相器，至少一个倒相器的输出连接至导电布线。振荡器也可是延迟线。
-
公开(公告)号：CN1409895A
公开(公告)日：2003-04-09
申请号：CN00816937.3
申请日：2000-12-21
Applicant: 株式会社日立制作所
IPC: H03K19/0175
CPC classification number: H03K19/0016 , H03K19/018521
Abstract: 具备本发明的电平变换电路的半导体器件，由用低压电源(VDD)使电平变换电路(LSC)进行动作的升压部分，和用高压电源(VDDQ)进行动作的电路部分(LSC2)构成。升压部分使用永远可以得到2×VDD电平的升压电路，以便使低压电源(VDD)可以在亚1V下进行动作。此外，使该低压电路作成为可以仅仅用可以高速动作的薄的氧化膜厚的MOSFET构成的电路构成。再有，为了使阻止在低压一侧电路CB1的睡眠模式时发生的电平变换电路的漏电流的设计容易化，在电路部分(LSC2)中，设置不需要来自外部的控制信号且在内部自律地对漏电流进行控制的电路(LPC)。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.023 seconds)
