-
Patent Agency Ranking
公开(公告)号：CN101916591B
公开(公告)日：2014-05-07
申请号：CN201010003815.7
申请日：2001-02-08
Applicant: 株式会社日立制作所
IPC: G11C16/08
Abstract: 本发明涉及具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
-
公开(公告)号：CN101916591A
公开(公告)日：2010-12-15
申请号：CN201010003815.7
申请日：2001-02-08
Applicant: 株式会社日立制作所
IPC: G11C16/08
Abstract: 本发明涉及具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
-
公开(公告)号：CN100590739C
公开(公告)日：2010-02-17
申请号：CN01804803.X
申请日：2001-02-08
Applicant: 株式会社日立制作所
Abstract: 关于具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
-
公开(公告)号：CN112955922A
公开(公告)日：2021-06-11
申请号：CN201980071593.1
申请日：2019-10-25
Applicant: 株式会社日立制作所
IPC: G06Q40/06
Abstract: 在信息提供装置(100)中构成为具有：存储部(101)，存储有各种金融商品的价格信息(125)；以及运算部(104)，关于所述价格信息所表示的所述金融商品各自的实际价格与关于该金融商品分别基于与其他金融商品的敏感度而决定的推定价格，对将所述金融商品的价格增减事件设为自旋，并将所述金融商品之间的价格的敏感度设定为所述自旋间的相互作用的强度的伊辛模型进行运算，基于所述运算的结果，针对所述金融商品中的至少任意1个金融商品，将与将来的价格有关的信息输出到预定装置。
-
公开(公告)号：CN1398407A
公开(公告)日：2003-02-19
申请号：CN01804803.X
申请日：2001-02-08
Applicant: 株式会社日立制作所
Abstract: 关于具有多层布线和铜布线的半导体集成电路器件，降低缺陷挽救和调整的成本。利用第1层多晶硅作为浮置栅极的非易失性存储元件，存储用于挽救半导体中存储单元阵列缺陷的地址等。或者，在半导体集成电路器件的测试中对上述非易失性存储元件进行编程。形成非易失性存储元件，却不需要特别的工艺。就是，可用CMOS器件的形成工艺，形成非易失性存储元件。并且，在测试中进行编程，因而不需要用于编程的激光器等装置，能够缩短程编程上需要的时间，因而可以降低测试成本。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
