公开(公告)号：CN1155004C

公开(公告)日：2004-06-23

申请号：CN96112066.5

申请日：1996-11-08

Applicant: 株式会社日立制作所 ,  德州仪器公司

Inventor： 橘川五郎 ,  秋叶武定 ,  大鸟浩 ,  威廉姆·R·麦克金 ,  杰弗里·E·克林 ,  乔伊·H·荷敦

IPC: G11C11/34

CPC classification number: G11C5/025 ,  G11C5/14 ,  G11C7/065 ,  G11C7/18 ,  G11C8/14

Abstract: 一种在使电路尺寸最小的阵列型集成电路上提供网格式电源和信号总线系统的方法和器件。用于网格系统的通孔设在单元阵列及外围电路内。网格系统的电源和信号总线沿水平和垂直两个方向穿过阵列，使所有的垂直的总线位于一个金属层内，所有的水平的总线位于另一个金属层内。通过实现分级字线结构的改进的子解码电路简化了该方法和器件。

公开(公告)号：CN1162866A

公开(公告)日：1997-10-22

申请号：CN97102136.8

申请日：1997-01-23

Applicant: 株式会社日立制作所 ,  德州仪器公司

Inventor： 大鸟浩 ,  秋叶武定 ,  橘川五郎 ,  胡夫·麦卡丹姆斯

IPC: H03G3/30 ,  H01L27/00

Abstract: 本发明是用来对读出放大器电路所接收的信号进行过激励的一种方法和设备。为此目的，过激励电路在一定时间内将待读出的信号激励到高于正常电平的电压电平。时间的长度对应于读出放大器电路相对于读出启动电路的位置。当过激励完成时，规范化电路在第二周期中将待读出的信号激励到正常电平，从而使其对下一个存储循环作好准备，以致信号能够再次被设定到所需的预充电电平。

公开(公告)号：CN1152173A

公开(公告)日：1997-06-18

申请号：CN96112066.5

申请日：1996-11-08

Applicant: 株式会社日立制作所 ,  德州仪器公司

Inventor： 橘川五郎 ,  秋叶武定 ,  大鸟浩 ,  威廉姆·R·麦克金 ,  杰弗里·E·克林 ,  乔伊·H·荷敦

IPC: G11C11/34

CPC classification number: G11C5/025 ,  G11C5/14 ,  G11C7/065 ,  G11C7/18 ,  G11C8/14

Abstract: 一种在使电路尺寸最小的阵列型集成电路上提供网格式电源和信号总线系统的方法和器件。用于网络系统的通孔设在单元阵列及外围电路内。网格系统的电源和信号总线沿水平和垂直两个方向穿过阵列。使所有的垂直的总线位于一个金属层内，所有的水平的总线位于另一个金属层内。通过实现分级字线结构的改进的子解码电路简化了该方法和器件。

公开(公告)号：CN1163482A

公开(公告)日：1997-10-29

申请号：CN97102373.5

申请日：1997-01-29

Applicant: 株式会社日立制作所

Inventor： 秋叶武定 ,  橘川五郎

IPC: H01L27/00

Abstract: 一种用来减小晶体管在不激活时引起的漏电流的电路和方法。在第一实施例中，电路选择性地将晶体管的栅极激励到高于源极电压的电压电平。结果，栅-源电压被反转且流过晶体管的漏电源被大大减小。在第二实施例中，电路使晶体管的阱选择性地偏置到高于正常偏置电压的电压电平。结果，晶体管的电压-电源特性得到修正以致基本上消除了漏电流。