-
公开(公告)号：CN110911470B
公开(公告)日：2023-11-03
申请号：CN201910110909.5
申请日：2019-02-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备：具有第1面和第2面的碳化硅层、第1面侧的第1电极、第2面侧的第2电极、第1导电型的第1碳化硅区域、第1碳化硅区域与第1面之间的第2导电型的第2碳化硅区域及第3碳化硅区域、第1碳化硅区域与第2碳化硅区域之间的第1导电型浓度比第1碳化硅区域高的第5碳化硅区域、第1碳化硅区域与第3碳化硅区域之间的第1导电型浓度比第1碳化硅区域高的第6碳化硅区域、第5碳化硅区域与第6碳化硅区域之间的第1导电型浓度比第5碳化硅区域及第6碳化硅区域低的第7碳化硅区域、第7碳化硅区域与第1面之间的和第1电极接触的第1导电型的第8碳化硅区域、栅极电极、以及栅极绝缘层。
-
公开(公告)号：CN110911470A
公开(公告)日：2020-03-24
申请号：CN201910110909.5
申请日：2019-02-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备：具有第1面和第2面的碳化硅层、第1面侧的第1电极、第2面侧的第2电极、第1导电型的第1碳化硅区域、第1碳化硅区域与第1面之间的第2导电型的第2碳化硅区域及第3碳化硅区域、第1碳化硅区域与第2碳化硅区域之间的第1导电型浓度比第1碳化硅区域高的第5碳化硅区域、第1碳化硅区域与第3碳化硅区域之间的第1导电型浓度比第1碳化硅区域高的第6碳化硅区域、第5碳化硅区域与第6碳化硅区域之间的第1导电型浓度比第5碳化硅区域及第6碳化硅区域低的第7碳化硅区域、第7碳化硅区域与第1面之间的和第1电极接触的第1导电型的第8碳化硅区域、栅极电极、以及栅极绝缘层。
-
公开(公告)号：CN119817184A
公开(公告)日：2025-04-11
申请号：CN202480003820.8
申请日：2024-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 本发明提供一种能够降低热破坏的风险的半导体装置。一实施方式的半导体装置具备：第一电极；第二电极，在第一方向上与第一电极对置；第一导电型的半导体层，设置在第一电极与第二电极之间；第二导电型的多个第一半导体区域，设置在半导体层中的第一电极侧，在与第一方向正交的第二方向上延伸；多个第二半导体区域，设置在多个第一半导体区域的表面侧，第二导电型的杂质浓度比第一半导体区域高；以及多个PIN二极管区域，设置在半导体层中的第一电极侧，在与第一方向及第二方向正交的第三方向上延伸，与多个第一半导体区域中的至少一个和多个第二半导体区域中的至少一个电连接。
-
公开(公告)号：CN118676202A
公开(公告)日：2024-09-20
申请号：CN202310724623.2
申请日：2023-06-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 古川大
Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具备：具有第一面与第二面的碳化硅层；碳化硅层之中的第一导电型的第一碳化硅区域；第一碳化硅区域与第一面之间的第二导电型的第二碳化硅区域；第二碳化硅区域与第一面之间的第一导电型的第三碳化硅区域；与第二碳化硅区域对置的栅极电极；以及栅极绝缘层。第一碳化硅区域包含第一区域、第一区域与第二碳化硅区域之间的多个第二区域以及第一区域与第二碳化硅区域之间的多个第三区域，第二区域与第三区域沿与第一面平行的第一方向交替地设置，第二区域的第一导电型杂质浓度比第一区域的第一导电型杂质浓度以及第三区域的第一导电型杂质浓度高。
-
公开(公告)号：CN111640790B
公开(公告)日：2023-11-07
申请号：CN201910619462.4
申请日：2019-07-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供能够降低导通电阻的半导体装置。实施方式的半导体装置，具备：第一电极、第二电极、碳化硅层、和与第二碳化硅区域对置的栅极电极。碳化硅层具有：第1导电型的第一碳化硅区域，设在第一电极与第二电极之间，具有第一面和第二面；第一碳化硅区域与第一面之间的第2导电型的第二碳化硅区域；第一碳化硅区域与第一面之间的、与第二碳化硅区域分离的第2导电型的第三碳化硅区域；第二碳化硅区域与第一面之间的、与第一电极相接的第1导电型的第四碳化硅区域、第二碳化硅区域与第三碳化硅区域之间的、第1导电型杂质浓度比第一碳化硅区域高的第1导电型的第五碳化硅区域；以及第五碳化硅区域与第一面之间的、与第一电极相接的第2导电型的第六碳化硅区域。
-
Patent Agency Ranking
公开(公告)号：CN115911125A
公开(公告)日：2023-04-04
申请号：CN202111611613.5
申请日：2021-12-27
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
IPC: H01L29/78 , H01L29/16 , H01L21/336
Abstract: 实施方式提供能够降低接触电阻的半导体装置及其制造方法。实施方式的半导体装置具备：第一导电型的第一碳化硅区域；第一碳化硅区域之上的第二导电型的第二碳化硅区域；第二碳化硅区域之上的第二导电型的第三碳化硅区域；第三碳化硅区域之上的第一导电型的第四碳化硅区域及第五碳化硅区域；第一电极，包含有在第一方向上位于第四碳化硅区域与第五碳化硅区域之间的第一部分；以及金属硅化物层，设置于第一部分与第三碳化硅区域之间，与第三碳化硅区域相接，在第一方向上设置于第一部分与第四碳化硅区域之间，与第四碳化硅区域相接，在第一方向上设置于第一部分与第五碳化硅区域之间，与第五碳化硅区域相接。
-
公开(公告)号：CN109524450B
公开(公告)日：2021-12-21
申请号：CN201810144814.0
申请日：2018-02-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 古川大
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 实施方式涉及的半导体装置具备基板、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域以及第1电极。上述第2半导体区域设置于上述第1半导体区域上。上述第2半导体区域具有第1部分、以及在与上述基板的上述第1面平行的第1方向上连接于上述第1部分的第2部分。上述第2半导体区域的导电型为第2导电型。上述第1电极设置于上述第2半导体区域的上述第1部分、上述第3半导体区域以及上述第4半导体区域上，并与上述第2半导体区域的上述第1部分接触。
-
公开(公告)号：CN111640790A
公开(公告)日：2020-09-08
申请号：CN201910619462.4
申请日：2019-07-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供能够降低导通电阻的半导体装置。实施方式的半导体装置，具备：第一电极、第二电极、碳化硅层、和与第二碳化硅区域对置的栅极电极。碳化硅层具有：第1导电型的第一碳化硅区域，设在第一电极与第二电极之间，具有第一面和第二面；第一碳化硅区域与第一面之间的第2导电型的第二碳化硅区域；第一碳化硅区域与第一面之间的、与第二碳化硅区域分离的第2导电型的第三碳化硅区域；第二碳化硅区域与第一面之间的、与第一电极相接的第1导电型的第四碳化硅区域、第二碳化硅区域与第三碳化硅区域之间的、第1导电型杂质浓度比第一碳化硅区域高的第1导电型的第五碳化硅区域；以及第五碳化硅区域与第一面之间的、与第一电极相接的第2导电型的第六碳化硅区域。
-
公开(公告)号：CN109524450A
公开(公告)日：2019-03-26
申请号：CN201810144814.0
申请日：2018-02-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 古川大
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 实施方式涉及的半导体装置具备基板、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域以及第1电极。上述第2半导体区域设置于上述第1半导体区域上。上述第2半导体区域具有第1部分、以及在与上述基板的上述第1面平行的第1方向上连接于上述第1部分的第2部分。上述第2半导体区域的导电型为第2导电型。上述第1电极设置于上述第2半导体区域的上述第1部分、上述第3半导体区域以及上述第4半导体区域上，并与上述第2半导体区域的上述第1部分接触。
-
公开(公告)号：CN104916678A
公开(公告)日：2015-09-16
申请号：CN201410305208.4
申请日：2014-06-30
Applicant: 株式会社东芝
Inventor： 安本恭章 , 梁濑直子 , 阿部和秀 , 内原士 , 齐藤泰伸 , 仲敏行 , 吉冈启 , 小野祐 , 大野哲也 , 藤本英俊 , 增子真吾 , 古川大 , 八木恭成 , 汤元美树 , 饭田敦子 , 村上友佳子 , 罇贵子
IPC: H01L29/778 , H01L29/06
CPC classification number: H01L29/408 , H01L29/2003 , H01L29/423 , H01L29/7786
Abstract: 本发明提供抑制电气特性的变动的半导体装置。实施方式的半导体装置具备：GaN系半导体层；设置在GaN系半导体层上的源极；设置在GaN系半导体层上的漏极；在源极与漏极之间的、设置在GaN系半导体层上的栅极；以及在栅极与漏极之间与GaN系半导体层接触地设置的第1导电层。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.038 seconds)
