公开(公告)号：CN115911125A

公开(公告)日：2023-04-04

申请号：CN202111611613.5

申请日：2021-12-27

Applicant: 东芝电子元件及存储装置株式会社 ,  株式会社东芝

Inventor： 朝羽俊介 ,  楠本雄司 ,  田中克久 ,  原雄二郎 ,  水上诚 ,  古川大 ,  河野洋志 ,  永田真统

IPC: H01L29/78 ,  H01L29/16 ,  H01L21/336

Abstract: 实施方式提供能够降低接触电阻的半导体装置及其制造方法。实施方式的半导体装置具备：第一导电型的第一碳化硅区域；第一碳化硅区域之上的第二导电型的第二碳化硅区域；第二碳化硅区域之上的第二导电型的第三碳化硅区域；第三碳化硅区域之上的第一导电型的第四碳化硅区域及第五碳化硅区域；第一电极，包含有在第一方向上位于第四碳化硅区域与第五碳化硅区域之间的第一部分；以及金属硅化物层，设置于第一部分与第三碳化硅区域之间，与第三碳化硅区域相接，在第一方向上设置于第一部分与第四碳化硅区域之间，与第四碳化硅区域相接，在第一方向上设置于第一部分与第五碳化硅区域之间，与第五碳化硅区域相接。

公开(公告)号：CN102484135A

公开(公告)日：2012-05-30

申请号：CN200980161251.5

申请日：2009-09-04

Applicant: 株式会社东芝

Inventor： 上田知正 ,  中野慎太郎 ,  齐藤信美 ,  原雄二郎 ,  内古闲修一

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  B82Y10/00 ,  H01L29/66969

Abstract: 提供一种薄膜晶体管，它包括：栅电极；半导体层，其面对栅电极设置并包括含有镓和锌中的至少一种以及铟的氧化物；栅绝缘膜，设置在栅电极和半导体层之间；以及源电极和漏电极，它们电连接到半导体层并彼此分隔开。半导体层包括三维地散布在半导体层中并具有原子排列周期性的多个微晶体。

公开(公告)号：CN102655173A

公开(公告)日：2012-09-05

申请号：CN201110287707.1

申请日：2011-09-26

Applicant: 株式会社东芝

Inventor： 上田知正 ,  中野慎太郎 ,  齐藤信美 ,  三浦健太郎 ,  原雄二郎 ,  山口一

IPC: H01L29/786 ,  H01L23/29 ,  H01L21/336

CPC classification number: H01L27/1225 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/7869

Abstract: 根据一个实施例，薄膜晶体管包括：基板；半导体层；第一和第二绝缘膜；以及栅、源和漏电极。半导体层被设置在基板上。半导体层由具有铟的氧化物构成。半导体层具有第一和第二区域以及其他区域。第一绝缘膜覆盖其他区域的顶面。第二绝缘膜覆盖至少半导体层的一对侧面。第二绝缘膜在与用于第一绝缘膜的条件不同的条件下被形成。栅电极被设置在第一和第二绝缘膜上，或者被设置在半导体层的下面。源和漏电极分别被设置在第一和第二区域上。漏电极和源电极将半导体层的一对侧面夹在当中。

公开(公告)号：CN102484135B

公开(公告)日：2016-01-20

申请号：CN200980161251.5

申请日：2009-09-04

Applicant: 株式会社东芝

Inventor： 上田知正 ,  中野慎太郎 ,  齐藤信美 ,  原雄二郎 ,  内古闲修一

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  B82Y10/00 ,  H01L29/66969

Abstract: 提供一种薄膜晶体管，它包括：栅电极；半导体层，其面对栅电极设置并包括含有镓和锌中的至少一种以及铟的氧化物；栅绝缘膜，设置在栅电极和半导体层之间；以及源电极和漏电极，它们电连接到半导体层并彼此分隔开。半导体层包括三维地散布在半导体层中并具有原子排列周期性的多个微晶体。