公开(公告)号：CN118507512A

公开(公告)日：2024-08-16

申请号：CN202311076085.7

申请日：2023-08-25

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井口智明 ,  小林勇介 ,  马场祥太郎 ,  根本宏树 ,  福田大地 ,  西脇达也 ,  清水达雄

IPC: H01L29/08 ,  H01L29/78 ,  H01L29/417 ,  H01L29/47

Abstract: 提供能够降低体二极管的正向电压的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第3导电部、第1绝缘部以及半导体部。从第1导电部向第2导电部的方向沿着第1方向。从第2导电部向第3导电部的方向沿着与第1方向交叉的第2方向。第1绝缘部包括设置于第2导电部与第3导电部之间的第1绝缘区域。半导体部包括设置于第1导电部与第2导电部之间的第1半导体区域和设置于第2导电部与第1绝缘区域之间的第2半导体区域。第2导电部包括与第1半导体区域肖特基接合的第1导电区域和与第2半导体区域肖特基接合的第2导电区域。在半导体部为n型的情况下，第1导电区域的功函数低于第2导电区域的功函数。

公开(公告)号：CN115440819A

公开(公告)日：2022-12-06

申请号：CN202210069128.8

申请日：2022-01-21

Applicant: 株式会社东芝

Inventor： 小林勇介 ,  清水达雄 ,  井口智明 ,  雁木比吕 ,  根本宏树

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供能够提高特性的半导体装置及其制造方法。根据实施方式，半导体装置包括第1～第3电极、第1导电构件半导体构件以及第1绝缘构件。第1绝缘构件包括第1～第3位置。第1绝缘构件在第3位置处包含第1元素，该第1元素包括从包括氮、铝、铪以及锆的群选择的至少一个元素。第1绝缘构件在第1位置以及第2位置处不包含第1元素。或者，第1位置处的第1元素的浓度以及第2位置处的第1元素的浓度分别比第3位置处的第1元素的浓度低。

公开(公告)号：CN104064587B

公开(公告)日：2017-03-01

申请号：CN201410076912.7

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  西尾让司 ,  太田千春 ,  四户孝

IPC: H01L29/201 ,  H01L29/78

CPC classification number: H01L29/1608 ,  C30B29/36 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0847 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

Abstract: 本发明的半导体装置具备含有p型杂质和n型杂质的n型SiC的杂质区。并且，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成上述组合的上述元素A的浓度与上述元素D的浓度之比大于0.40且小于0.95，构成上述组合的上述元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN104465730A

公开(公告)日：2015-03-25

申请号：CN201410412444.6

申请日：2014-08-20

Applicant: 株式会社东芝

Inventor： 清水达雄

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/28

CPC classification number: H01L29/518 ,  H01L21/02142 ,  H01L21/02145 ,  H01L21/02156 ,  H01L21/02161 ,  H01L21/045 ,  H01L21/049 ,  H01L21/28229 ,  H01L21/28255 ,  H01L21/32105 ,  H01L29/1608 ,  H01L29/511 ,  H01L29/517 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/78684 ,  H01L29/51 ,  H01L21/28 ,  H01L21/28008

Abstract: 实施方式的半导体装置具备SiC层、设置在上述SiC层的表面上的栅绝缘膜和设置在栅绝缘膜上的栅电极，所述栅绝缘膜含有与上述SiC层的表面接触的氧化膜或氧氮化膜，所述氧化膜或氧氮化膜含有选自B(硼)、Al(铝)、Ga(镓)、In(铟)、Sc(钪)、Y(钇)、La(镧)、Mg(镁)、Ca(钙)、Sr(锶)、Ba(钡)中的至少1种元素，栅绝缘膜中的上述元素的峰位于栅绝缘膜的SiC侧，上述元素的峰位于氧化膜或氧氮化膜中，并且在峰的与所述SiC层相反的一侧具有元素的浓度为1×1016cm-3以下的区域。

公开(公告)号：CN104064588A

公开(公告)日：2014-09-24

申请号：CN201410077098.0

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  四户孝 ,  西尾让司 ,  太田千春

IPC: H01L29/36 ,  H01L29/78 ,  H01L21/265

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/49 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/868

Abstract: 本发明的半导体装置具备含有p型杂质和n型杂质的p型SiC的杂质区。并且，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成上述组合的元素D的浓度与元素A的浓度之比大于0.33且小于0.995，构成上述组合的元素A的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN103681854A

公开(公告)日：2014-03-26

申请号：CN201310079085.2

申请日：2013-03-13

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  四户孝

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/049 ,  H01L29/04 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/32 ,  H01L29/34 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7391 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7805 ,  H01L29/94

Abstract: 本发明公开了一种半导体器件及其制造方法。根据一个实施例，半导体器件包括结构体、绝缘膜和控制电极。结构体具有第一表面且包括：包括第一导电类型的碳化硅的第一半导体区、包括第二导电类型的碳化硅的第二半导体区和包括第一导电类型的碳化硅的第三半导体区。结构体具有在沿第一表面的第一方向上第一半导体区、第二半导体区和第三半导体区以此顺序设置的部分。绝缘膜设置在结构体的第一表面上。控制电极设置在绝缘膜上。结构体具有设置在第二半导体区与第一表面之间的埋入区。埋入区掺杂有V族元素。

公开(公告)号：CN101154688B

公开(公告)日：2010-07-21

申请号：CN200710162018.1

申请日：2007-09-29

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  村冈浩一

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/4234 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/66833 ,  H01L29/792

Abstract: 以往的MONOS是在SiN中蓄积电荷的结构，但是电荷蓄积量不充分，无法取得大的阈值电压变化幅度，在向HfO2、ZrO2、TiO2中导入La系元素的技术中，难以实现基于掺杂剂的导入的电荷高密度化。一种非易失性半导体存储器，具有将介电常数比氮化硅膜充分高的Ti氧化物、Zr氧化物、Hf氧化物等金属氧化物作为母材材料，为了使其中产生电子出入成为可能的捕获能级，适量添加价数为大2价(VI价)以上的高价数物质的结构的电荷蓄积层。

公开(公告)号：CN1677691A

公开(公告)日：2005-10-05

申请号：CN200510052442.1

申请日：2005-02-28

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  山口豪 ,  西川幸江

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/513 ,  H01L21/02123 ,  H01L21/02142 ,  H01L21/022 ,  H01L21/28194 ,  H01L21/31604 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31691 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/517

Abstract: 半导体器件，具备：以Si为主要成分的半导体衬底；在上述半导体衬底上形成的有源元件，上述有源元件包含在上述半导体衬底上形成的绝缘性金属硅化物薄膜，上述半导体衬底的Si的悬挂键以由上述绝缘性金属硅化物薄膜进行了终端。

公开(公告)号：CN119677141A

公开(公告)日：2025-03-21

申请号：CN202410217287.7

申请日：2024-02-28

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井口智明 ,  清水达雄 ,  小林勇介 ,  马场祥太郎 ,  雁木比吕 ,  根本宏树 ,  福田大地 ,  西脇达也

IPC: H10D30/66 ,  H10D62/10

Abstract: 提供能够降低导通电阻的半导体装置。根据实施方式，半导体装置包括第1～3导电部、第1绝缘部以及半导体部。第2导电部在第1方向上与第1导电部分离。第3导电部在与第1方向交叉的第2方向上与第2导电部的一部分排列。第1绝缘部包括设置于第2导电部的一部分与第3导电部之间的第1绝缘区域。半导体部包括第1、2半导体区域，是第1导电类型。第1半导体区域设置于第1导电部与第2导电部之间。第2半导体区域设置于第2导电部的一部分与第1绝缘区域之间且与第2导电部肖特基接合。在第2导电部和第2半导体区域的界面，第1杂质偏析。在第1导电类型为n型的情况下，第1杂质包含从由砷、磷、锑以及镁构成的群选择的至少1种。

公开(公告)号：CN113345961B

公开(公告)日：2024-12-10

申请号：CN202010950518.7

申请日：2020-09-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井口智明 ,  雁木比吕 ,  小林勇介 ,  蔵口雅彦 ,  高尾和人 ,  饭岛良介 ,  清水达雄 ,  西脇达也

IPC: H01L29/78 ,  H01L29/47 ,  H01L29/423

Abstract: 本发明提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第1半导体区域、第3导电部以及第1绝缘部。从第1导电部向第2导电部的方向沿着第1方向。第1半导体区域为第1导电类型。第1半导体区域包括第1部分区域、第2部分区域以及第3部分区域。从第1部分区域向第2部分区域的第2方向与第1方向交叉。第3部分区域在第1方向上处于第1部分区域与第2导电部之间。第3部分区域包括与第2导电部对置的对置面。第3部分区域与第2导电部肖特基接触。从对置面向第3导电部的方向沿着第2方向。第1绝缘部包括第1绝缘区域。第1绝缘区域中的至少一部分处于对置面与第3导电部之间。