-
公开(公告)号：CN111416598A
公开(公告)日：2020-07-14
申请号：CN201911177889.X
申请日：2019-11-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K5/15 , H01L29/739
Abstract: 本发明提供能够抑制损耗的控制电路、半导体装置及电路装置。根据实施方式，控制电路与包括RC-IGBT的第一元件的元件部连接。第一元件包括第一栅极、第一其它栅极、第一集电极及第一发射极。控制电路实施第一动作及第二动作。在第一动作的至少一部分中，控制电路使第一电流从第一集电极向第一发射极流动。在第二动作的至少一部分中，控制电路使第二电流从第一发射极向第一集电极流动。控制电路在第二动作中，将第一脉冲供给到第一栅极，将第一其它脉冲供给到第一其它栅极。第一脉冲具有第一开始时刻及第一结束时刻。第一其它脉冲具有与第一开始时刻不同的第一其它开始时刻以及与第一结束时刻不同的第一其它结束时刻中的至少任意时刻。
-
公开(公告)号：CN113345961A
公开(公告)日：2021-09-03
申请号：CN202010950518.7
申请日：2020-09-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/47 , H01L29/423
Abstract: 本发明提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第1半导体区域、第3导电部以及第1绝缘部。从第1导电部向第2导电部的方向沿着第1方向。第1半导体区域为第1导电类型。第1半导体区域包括第1部分区域、第2部分区域以及第3部分区域。从第1部分区域向第2部分区域的第2方向与第1方向交叉。第3部分区域在第1方向上处于第1部分区域与第2导电部之间。第3部分区域包括与第2导电部对置的对置面。第3部分区域与第2导电部肖特基接触。从对置面向第3导电部的方向沿着第2方向。第1绝缘部包括第1绝缘区域。第1绝缘区域中的至少一部分处于对置面与第3导电部之间。
-
公开(公告)号：CN113345961B
公开(公告)日：2024-12-10
申请号：CN202010950518.7
申请日：2020-09-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/47 , H01L29/423
Abstract: 本发明提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第1半导体区域、第3导电部以及第1绝缘部。从第1导电部向第2导电部的方向沿着第1方向。第1半导体区域为第1导电类型。第1半导体区域包括第1部分区域、第2部分区域以及第3部分区域。从第1部分区域向第2部分区域的第2方向与第1方向交叉。第3部分区域在第1方向上处于第1部分区域与第2导电部之间。第3部分区域包括与第2导电部对置的对置面。第3部分区域与第2导电部肖特基接触。从对置面向第3导电部的方向沿着第2方向。第1绝缘部包括第1绝缘区域。第1绝缘区域中的至少一部分处于对置面与第3导电部之间。
-
公开(公告)号：CN111416607B
公开(公告)日：2023-06-27
申请号：CN201911178018.X
申请日：2019-11-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K17/567
Abstract: 提供能够抑制损耗的控制电路、半导体装置以及电路装置。根据实施方式，控制电路与包括第1元件的元件部连接，该第1元件包括第1栅极、第1集电极以及第1发射极。所述控制电路实施第1动作以及第2动作。在所述第1动作的至少一部分中，所述控制电路使第1电流从所述第1集电极向所述第1发射极流动。在所述第2动作的至少一部分中，所述控制电路使第2电流从所述第1发射极向所述第1集电极流动。所述第1动作中的所述第1元件的开关的第1时间常数与所述第2动作中的所述第1元件的开关的第2时间常数不同。
-
公开(公告)号：CN111416607A
公开(公告)日：2020-07-14
申请号：CN201911178018.X
申请日：2019-11-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K17/567
Abstract: 提供能够抑制损耗的控制电路、半导体装置以及电路装置。根据实施方式，控制电路与包括第1元件的元件部连接，该第1元件包括第1栅极、第1集电极以及第1发射极。所述控制电路实施第1动作以及第2动作。在所述第1动作的至少一部分中，所述控制电路使第1电流从所述第1集电极向所述第1发射极流动。在所述第2动作的至少一部分中，所述控制电路使第2电流从所述第1发射极向所述第1集电极流动。所述第1动作中的所述第1元件的开关的第1时间常数与所述第2动作中的所述第1元件的开关的第2时间常数不同。
-
Patent Agency Ranking
公开(公告)号：CN113285603B
公开(公告)日：2024-09-20
申请号：CN202010938695.3
申请日：2020-09-09
Applicant: 株式会社东芝
IPC: H02M3/335
Abstract: 本公开的实施方式涉及电力变换装置。电力变换装置具备：第1开关元件和第1电感器，串联连接于第1端子与第2端子之间；第2开关元件，第1电感器和该第2开关元件串联连接于第2端子与第3端子之间；开关控制部，使第1开关元件和第2开关元件以规定的占空比交替导通或截止；第1电容器，连接于第1端子与第2端子之间；以及第2电容器，连接于第2端子与第3端子之间，在第1端子与第2端子之间输入第1全波整流电压时，使得从第2端子与第3端子之间输出与第1全波整流电压相同电压振幅和相同相位的第2全波整流电压。
-
公开(公告)号：CN111416508A
公开(公告)日：2020-07-14
申请号：CN202010003484.0
申请日：2020-01-03
Applicant: 株式会社东芝
IPC: H02M1/08
Abstract: 本公开的实施方式涉及栅极电阻调整装置。提供能够简易地调整栅极电阻的栅极电阻调整装置。栅极电阻调整装置具备：波形输入部，输入开关元件的导通时及截止时的漏极电压或者集电极电压、漏极电流或者集电极电流的波形；提取部，根据利用波形输入部输入的波形，提取开关元件的导通及截止所需的时间、开关元件的稳定时的漏极电流或者集电极电流；计算部，根据由提取部提取出的时间和稳定时的漏极电流或者集电极电流，计算开关元件的栅极电阻；以及设定部，对开关元件设定由计算部计算出的栅极电阻。
-
公开(公告)号：CN107612293B
公开(公告)日：2020-03-06
申请号：CN201710085966.3
申请日：2017-02-17
Applicant: 株式会社东芝
IPC: H02M1/088
Abstract: 实施方式涉及半导体模块、车辆、以及升降机。提供一种能够高速开关的半导体模块、车辆、以及升降机。实施方式的半导体模块具有：第1开关元件；第1栅极驱动电路，控制第1开关元件的接通、断开；第2开关元件，与第1开关元件以并联或串联的方式连接；第2栅极驱动电路，控制第2开关元件的接通、断开；以及控制电路，通过使第1栅极驱动电路与第2栅极驱动电路同步，由此控制从第1栅极驱动电路输出的栅极驱动信号与从第2栅极驱动电路输出的栅极驱动信号的时机。
-
公开(公告)号：CN104467400A
公开(公告)日：2015-03-25
申请号：CN201410460826.6
申请日：2014-09-11
Applicant: 株式会社东芝
IPC: H02M1/44
CPC classification number: H02M3/155 , H02M1/44 , H02M7/5387 , H02M2003/1555 , Y02B70/1441
Abstract: 提供一种电力转换装置，抑制由电路的寄生电感和功率半导体元件的结电容引起的高频振动。通过具有电源、第1寄生电感、第1二极管、与第1二极管串联的第2寄生电感、与第1二极管并联连接的第2二极管、与第2二极管串联的第3寄生电感、开关元件、栅极电路及负载的等效电路来表示，电源、第1寄生电感、第1二极管、第2寄生电感、开关元件、栅极电路构成第1电路环路，电源、第1寄生电感、第2二极管、第3寄生电感、开关元件、栅极电路构成第2电路环路，第1电路环路的第1寄生电感和第2寄生电感与第1二极管的结电容之间的LC共振频率f1和第2电路环路的第1寄生电感和第3寄生电感与第2二极管的结电容之间的LC共振频率f2不同。
-
公开(公告)号：CN103579300A
公开(公告)日：2014-02-12
申请号：CN201310081129.5
申请日：2013-03-14
Applicant: 株式会社东芝
IPC: H01L29/06 , H01L21/265
CPC classification number: H01L29/0615 , H01L21/0257 , H01L29/0638 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/167 , H01L29/6606 , H01L29/7395 , H01L29/7802 , H01L29/8613 , H01L29/872 , H01L29/868
Abstract: 根据一个实施例，一种半导体设备，包括：第一导电类型的第一半导体区域；设置在所述第一半导体区域上的第二半导体区域，所述第二半导体区域的杂质浓度比所述第一半导体区域的杂质浓度低；设置在所述第二半导体区域上的第二导电类型的第三半导体区域；以及设置在所述第三半导体区域上或所述第三半导体区域的部分中的第四半导体区域。所述第四半导体区域的晶格应变比所述第三半导体区域的晶格应变大。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.037 seconds)
