公开(公告)号：CN104425616A

公开(公告)日：2015-03-18

申请号：CN201410427850.X

申请日：2014-08-27

Applicant: 株式会社东芝

Inventor： 饭岛良介 ,  高尾和人 ,  太田千春 ,  清水达雄 ,  四户孝

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/41

CPC classification number: H01L29/1608 ,  H01L21/049 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7802

Abstract: 根据一个实施例，半导体器件包括第一半导体区、第二半导体区、第三半导体区、第一电极、第一绝缘部和第二绝缘部。该第一半导体区包括碳化硅，它是第一导电类型，并且包括第一部分和第二部分。该第二半导体区包括碳化硅，它是第二导电类型，并设于所述第二部分上。所述第三半导体区包括碳化硅，它是第一导电类型，并被设置在所述第二半导体区上。所述第一电极设置在所述第一部分和所述第三半导体区上。所述第一绝缘部设置在第三半导体区上，并与所述第一电极并列。该第二绝缘部设置在所述第一电极与所述第一部分之间以及所述第一电极和所述第一绝缘部之间。

公开(公告)号：CN101393934A

公开(公告)日：2009-03-25

申请号：CN200810215916.3

申请日：2008-09-09

Applicant: 株式会社东芝

Inventor： 河野洋志 ,  四户孝 ,  太田千春 ,  西尾让司

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L29/7802 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明提供半导体器件及其制造方法，目的是在SiCMOSFET中减小沟道长度的不一致。本发明的半导体器件具备：设置在碳化硅基板上的第1导电类型的第1碳化硅层(2)；形成于第1碳化硅层(2)上的第2导电类型的第2碳化硅层(3)；在第2碳化硅层(3)的表面以预定的间隔相向地设置，具有同一浓度、同一深度的第1导电类型的第1和第2碳化硅区域(4、5)；贯通第1碳化硅区域(1)和第2碳化硅层(3)，到达第1碳化硅层的第3碳化硅区域(9)；在第1和第2碳化硅区域(4、5)上以及被第1和第2碳化硅区域夹着的第2碳化硅层(3)上连续地形成的栅绝缘膜(101)；以及形成于栅绝缘膜(101)上的栅电极(11)。

公开(公告)号：CN105981176B

公开(公告)日：2019-03-08

申请号：CN201480057180.5

申请日：2014-09-16

Applicant: 株式会社东芝 ,  独立行政法人产业技术综合研究所 ,  富士电机株式会社

Inventor： 有吉惠子 ,  清水达雄 ,  四户孝 ,  先崎纯寿 ,  原田信介 ,  小岛贵仁

IPC: H01L29/78 ,  H01L21/318 ,  H01L21/336 ,  H01L29/12

Abstract: 根据一个实施方式，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的并且包含SiC。第二半导体区域设置在第一半导体区域上并且具有第一表面。第二半导体区域是第二导电型的并且包含SiC。第三半导体区域设置在第二半导体区域上、是第一导电型的并且包含SiC。第一电极电连接到第一半导体区域。第二电极电连接到第三半导体区域。控制电极设置在第二半导体区域上。绝缘膜设置在第二半导体区域与控制电极之间。绝缘膜接触第一表面以及控制电极并且包含氮。氮的浓度分布的峰值的位置远离第一表面至少2nm但小于10nm，峰值的半峰宽为至少10nm但小于20nm。

公开(公告)号：CN104467400A

公开(公告)日：2015-03-25

申请号：CN201410460826.6

申请日：2014-09-11

Applicant: 株式会社东芝

Inventor： 高尾和人 ,  四户孝

IPC: H02M1/44

CPC classification number: H02M3/155 ,  H02M1/44 ,  H02M7/5387 ,  H02M2003/1555 ,  Y02B70/1441

Abstract: 提供一种电力转换装置，抑制由电路的寄生电感和功率半导体元件的结电容引起的高频振动。通过具有电源、第1寄生电感、第1二极管、与第1二极管串联的第2寄生电感、与第1二极管并联连接的第2二极管、与第2二极管串联的第3寄生电感、开关元件、栅极电路及负载的等效电路来表示，电源、第1寄生电感、第1二极管、第2寄生电感、开关元件、栅极电路构成第1电路环路，电源、第1寄生电感、第2二极管、第3寄生电感、开关元件、栅极电路构成第2电路环路，第1电路环路的第1寄生电感和第2寄生电感与第1二极管的结电容之间的LC共振频率f1和第2电路环路的第1寄生电感和第3寄生电感与第2二极管的结电容之间的LC共振频率f2不同。

公开(公告)号：CN104465392A

公开(公告)日：2015-03-25

申请号：CN201410386613.3

申请日：2014-08-07

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  清水达雄 ,  太田千春 ,  饭岛良介 ,  四户孝

IPC: H01L21/336

CPC classification number: H01L21/02628 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/0257 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02625 ,  H01L21/02636 ,  H01L21/0445 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66477

Abstract: 实施方式的半导体装置的制造方法中，准备基板，从从液相中在基板的表面生长p型的SiC单晶层，该液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合即第一组合、以及B(硼)和P(磷)的第二组合中的至少一方的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。

公开(公告)号：CN104425615A

公开(公告)日：2015-03-18

申请号：CN201410424550.6

申请日：2014-08-26

Applicant: 株式会社东芝

Inventor： 太田千春 ,  清水达雄 ,  西尾让司 ,  四户孝

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/0634 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7816 ,  H01L29/8613 ,  H01L29/872 ,  H01L29/78 ,  H01L29/06 ,  H01L29/0611 ,  H01L29/7393 ,  H01L29/861 ,  H01L29/868

Abstract: 根据一个实施例，半导体器件包括第一半导体区域、第二半导体区域、第三半导体区域和第一电极。第一半导体区域具有第一导电类型。第二半导体区域设置在第一半导体区域上，并且具有第二导电类型。第三半导体区域设置在第二半导体区域上，并且具有第二导电类型。第三半导体区域包含第一导电类型的第一杂质以及第二导电类型的第二杂质，并且满足1＜D2/D1＜3，其中D1是第一杂质的第一浓度，而D2是第二杂质的第二浓度。第一电极设置在第一、第二和第三半导体区域上。第一电极与第二和第三半导体区域接触。

公开(公告)号：CN104347718A

公开(公告)日：2015-02-11

申请号：CN201410374038.5

申请日：2014-07-31

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  清水达雄 ,  饭岛良介 ,  太田千春 ,  四户孝

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

CPC classification number: H01L29/36 ,  H01L21/046 ,  H01L29/1029 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802

Abstract: 本发明的半导体装置具备：n型第一SiC外延层；p型第二SiC外延层，其设置在第一SiC外延层上，并含有p型杂质和n型杂质，在将p型杂质设定为元素A、将n型杂质设定为元素D的情况下，元素A和元素D的组合为Al(铝)、Ga(镓)或者In(铟)与N(氮)的组合、B(硼)与P(磷)的组合中的至少一个组合，构成组合的元素D的浓度相对于元素A的浓度之比大于0.33且小于1.0；表面区域，其设置在第二SiC外延层的表面，且相对于第二SiC外延层，元素A的浓度低、上述比大；n型第一SiC区域以及第二SiC区域；栅绝缘膜；栅电极；第一电极；以及与第一电极相反的一侧的第二电极。

公开(公告)号：CN103579300A

公开(公告)日：2014-02-12

申请号：CN201310081129.5

申请日：2013-03-14

Applicant: 株式会社东芝

Inventor： 太田千春 ,  西尾让司 ,  高尾和人 ,  四户孝

IPC: H01L29/06 ,  H01L21/265

CPC classification number: H01L29/0615 ,  H01L21/0257 ,  H01L29/0638 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/8613 ,  H01L29/872 ,  H01L29/868

Abstract: 根据一个实施例，一种半导体设备，包括：第一导电类型的第一半导体区域；设置在所述第一半导体区域上的第二半导体区域，所述第二半导体区域的杂质浓度比所述第一半导体区域的杂质浓度低；设置在所述第二半导体区域上的第二导电类型的第三半导体区域；以及设置在所述第三半导体区域上或所述第三半导体区域的部分中的第四半导体区域。所述第四半导体区域的晶格应变比所述第三半导体区域的晶格应变大。

公开(公告)号：CN101221989A

公开(公告)日：2008-07-16

申请号：CN200710153275.9

申请日：2007-09-29

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  铃木拓马 ,  太田千春 ,  四户孝

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608

Abstract: 一种半导体器件包括：第一导电类型的SiC衬底；形成在该衬底上的第一导电类型的SiC半导体层，该半导体层的杂质浓度低于衬底的杂质浓度；第一电极，形成在半导体层上且与半导体层形成肖特基结，该肖特基结的势垒高度为1eV或更小；多个第二导电类型的结势垒，形成为接触第一电极，并且每一个所述结势垒距半导体层的上表面的深度为d1，其宽度为w，以及相邻的结势垒之间的间距为s；第二导电类型的边缘终端区，形成在结势垒的外侧以接触第一电极，并且其距半导体层的上表面的深度为d2；以及第二电极，形成在衬底的第二表面上，其中满足下列关系：d1/d2≥1，s/d1≤0.6，以及s/(w+s)≤0.33。

公开(公告)号：CN104064586B

公开(公告)日：2018-03-09

申请号：CN201410076369.0

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 太田千春 ,  清水达雄 ,  西尾让司 ,  四户孝

IPC: H01L29/16 ,  H01L29/167 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/046 ,  H01L29/167 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的半导体装置具备具有第一面和第二面的n型SiC衬底、设置在第一面上的SiC层、设置在第一面侧的第一电极和设置在第二面上的第二电极，所述n型SiC衬底含有p型杂质和n型杂质，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成组合的元素A的浓度与元素D的浓度之比大于0.40且小于0.95，构成组合的元素D的浓度为1×1018cm‑3以上且1×1022cm‑3以下。