-
公开(公告)号:CN101540328B
公开(公告)日:2011-12-14
申请号:CN200910128789.8
申请日:2009-03-19
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L29/06 , H01L29/423 , H01L21/8247 , H01L21/311
CPC classification number: H01L29/7887 , H01L21/28273 , H01L21/28282 , H01L27/11521 , H01L29/42324 , H01L29/4234 , H01L29/512 , H01L29/7881 , H01L29/792
Abstract: 根据本发明的一个方面,提供一种非易失性半导体存储器件,包括:半导体衬底;源区和漏区,其形成在该半导体衬底中,彼此分离并限定它们之间的沟道区;形成在沟道区上的隧道绝缘膜;形成在隧道绝缘膜上的绝缘电荷存储膜;形成在绝缘电荷存储膜上使得在沟道方向上比绝缘电荷存储膜短的导电电荷存储膜;形成在导电电荷存储膜上的层间绝缘膜;和形成在层间绝缘膜上的栅电极。
-
公开(公告)号:CN101471385A
公开(公告)日:2009-07-01
申请号:CN200810190694.4
申请日:2008-12-26
Applicant: 株式会社东芝
IPC: H01L29/792 , H01L29/49 , H01L29/51 , H01L27/115
CPC classification number: H01L29/792 , H01L21/28273 , H01L21/28282 , H01L29/513 , H01L29/517
Abstract: 本发明提供一种非易失性半导体存储器,可以实现高速写入以及高速擦除。具备:半导体基板(1);以及存储单元,该存储单元具有:在半导体基板中间隔开地形成的源区(2a)以及漏区(2b);形成在成为源区与漏区之间的沟道区(3)的半导体基板上的隧道绝缘膜(6);形成在隧道绝缘膜上的电荷积累膜(7);形成在电荷积累膜上的电荷阻挡膜(8);以及形成在电荷阻挡膜上的控制电极(10),控制电极包括添加了从包括V、Cr、Mn、以及Tc的第一组中选择的至少一种元素并且添加了从包括F、H以及Ta的第二组中选择的至少一种元素的Hf氧化膜或Zr氧化膜。
-
公开(公告)号:CN101378083A
公开(公告)日:2009-03-04
申请号:CN200810213079.0
申请日:2008-08-28
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/51 , H01L29/792 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L21/28282 , H01L29/42324 , H01L29/4234 , H01L29/513 , H01L29/517
Abstract: 根据本发明的一个实例的非易失性半导体存储器件包括半导体区域,在半导体区域中分开地布置的源极/漏极区,布置在源极/漏极区之间的沟道区域上的隧道绝缘薄膜,布置在隧道绝缘薄膜上的浮栅电极,布置在浮栅电极上的电极间绝缘薄膜,以及布置在电极间绝缘薄膜上的控制栅电极。电极间绝缘薄膜包含La、Al和Si。
-
公开(公告)号:CN101378083B
公开(公告)日:2011-01-05
申请号:CN200810213079.0
申请日:2008-08-28
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/51 , H01L29/792 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L21/28282 , H01L29/42324 , H01L29/4234 , H01L29/513 , H01L29/517
Abstract: 根据本发明的一个实例的非易失性半导体存储器件包括半导体区域,在半导体区域中分开地布置的源极/漏极区,布置在源极/漏极区之间的沟道区域上的隧道绝缘薄膜,布置在隧道绝缘薄膜上的浮栅电极,布置在浮栅电极上的电极间绝缘薄膜,以及布置在电极间绝缘薄膜上的控制栅电极。电极间绝缘薄膜包含La、Al和Si。
-
公开(公告)号:CN101423932A
公开(公告)日:2009-05-06
申请号:CN200810173940.5
申请日:2008-10-31
Applicant: 株式会社东芝
IPC: C23C16/40 , C23C16/455
CPC classification number: C23C14/08 , C23C14/24 , C23C14/50 , C23C14/564 , H01L21/31604 , H01L21/31641 , H01L21/31645
Abstract: 在基材上制造氧化镧复合物的方法,包括:基于每个镧原子,将H2O分子数、CO分子数和CO2分子数分别设定为二分之一或更小、五分之一或更小和十分之一或更小,所述H2O分子、CO分子和CO2分子来源于制造时气氛中的H2O气体组分、CO气体组分和CO2气体组分;和在基于每个镧原子将O2分子数设定为20或更大的条件下,同时向基材供给含有选自由镧、铝、钛、锆和铪组成的组的至少一种的金属原料以及氧原料气体,从而在所述基材上制造氧化镧复合物。
-
公开(公告)号:CN101330108A
公开(公告)日:2008-12-24
申请号:CN200810125335.0
申请日:2008-06-20
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/51 , H01L29/792 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L27/115 , H01L27/11521 , H01L27/11524 , H01L29/42324 , H01L29/513
Abstract: 本发明提供一种非易失性半导体存储器件,包括:第1导电类型的半导体区域;在半导体区域内相互离开配置的第2导电类型的扩散区;配置在扩散区之间的沟道区域上的隧道绝缘膜;配置在隧道绝缘膜上的浮置栅电极;配置在浮置栅电极上的电极间绝缘体;以及配置在电极间绝缘体上的控制栅电极。电极间绝缘体包含镧系金属Ln、铝Al、以及氧O,镧系金属和铝的组成比Ln/(Al+Ln)取0.33至0.39的范围内的值。
-
公开(公告)号:CN101192624A
公开(公告)日:2008-06-04
申请号:CN200710154366.4
申请日:2007-09-26
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/51 , H01L27/115 , H01L21/336 , H01L21/28 , H01L21/8247
CPC classification number: H01L29/7881 , H01L27/115 , H01L27/11521 , H01L29/42336 , H01L29/513
Abstract: 一种非易失性半导体存储装置,包括:隧道绝缘膜;浮动栅电极;电极间绝缘膜,其中,分别将面向浮动栅电极的界面定义为第一界面和将面向控制栅电极的界面定义为第二界面;以及控制栅电极。电极间绝缘膜包括一个或多个从稀土元素中选择的第一元素,一个或多个从Al、Ti、Zr、Hf、Ta、Mg、Ca、Sr和Ba中选择的第二元素,以及氧。被定义为第一元素的原子数量除以第二元素的原子数量的第一元素的组成比率在第一界面与第二界面之间改变,并且,所述组成比率在第一界面附近的值低于在第二界面附近的值。
-
公开(公告)号:CN101515600B
公开(公告)日:2012-05-09
申请号:CN200910008226.5
申请日:2009-02-19
Applicant: 株式会社东芝
IPC: H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L29/792 , H01L21/28282 , H01L29/4234 , H01L29/513
Abstract: 提供一种非易失性存储元件及其制造方法。该非易失性存储元件包括:半导体区;相互隔开地设置在所述半导体区中的源区和漏区;设置在源区与漏区之间的半导体区上的隧道绝缘膜;设置在所述隧道绝缘膜上的电荷存储层;设置在所述电荷存储层上的阻挡绝缘膜;以及设置在所述阻挡绝缘膜上的控制栅电极。所述电荷存储层包括含有从包括Hf、Al、Zr、Ti和稀土金属的组中选择的至少一种材料、并且被全部或者部分地晶化的氧化物、氮化物或氧氮化物。所述阻挡绝缘膜包括含有至少一种稀土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。
-
公开(公告)号:CN101546773B
公开(公告)日:2011-03-09
申请号:CN200910130661.5
申请日:2009-03-27
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L29/792 , H01L29/10
CPC classification number: H01L27/11568 , H01L21/28282 , H01L29/513 , H01L29/517 , H01L29/78
Abstract: 本发明提供一种将铝氧化物膜作为阻挡绝缘膜的高性能的MONOS型的NAND型非易失性半导体存储装置。在半导体基板中,具备串联连接的多个存储单元晶体管、和选择晶体管。存储单元晶体管具备:半导体基板上的第一绝缘膜;电荷积蓄层;作为铝氧化物的第二绝缘膜;第一控制栅电极;以及第一源/漏区域。选择晶体管具备:半导体基板上的第三绝缘膜;作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜;第二控制栅电极(108b);以及第二源/漏区域。
-
公开(公告)号:CN101546783A
公开(公告)日:2009-09-30
申请号:CN200910130660.0
申请日:2009-03-27
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/792 , H01L21/336 , H01L27/115
CPC classification number: H01L29/792 , H01L21/28282 , H01L21/31604 , H01L29/513 , H01L29/517 , H01L29/66833
Abstract: 本发明涉及半导体器件以及用于制造半导体器件的方法。在半导体器件中,侧壁由SiO2、SiN或SiON构成,并且顶部绝缘膜或栅极绝缘膜由包括Al、Si和金属元素M的氧化物构成,使得数量比Si/M被设置为不小于在包括金属元素M和Al的复合氧化物中的SiO2组分处于固溶度极限的情况下的数量比Si/M、并且被设置为不大于在介电常数等于Al2O3的介电常数的情况下的数量比Si/M,并且使得数量比Al/M被设置为不小于在由于Al元素而抑制了所述金属元素M的氧化物的结晶的情况下的数量比Al/M、并且被设置为不大于在由于金属元素M而抑制了Al2O3的结晶的情况下的数量比Al/M。
-
-
-
-
-
-
-
-
-