公开(公告)号：CN109560048B

公开(公告)日：2023-08-22

申请号：CN201810694907.0

申请日：2018-06-29

Applicant: 株式会社东芝

Inventor： 山本哲也

IPC: H01L23/367 ,  H01L23/427

Abstract: 根据一个实施方式，半导体模块具备：半导体元件；第1基底基板，具有导电性，供半导体元件载置；第2基底基板，具有导电性，且面积比第1基底基板的面积大；散热片(12)，固定于第2基底基板(14)；以及绝缘片，面积比第1基底基板的面积大，且配置于第1基底基板与第2基底基板之间。绝缘片具有被第1基底基板与第2基底基板夹着的第1部分和除第1部分之外的第2部分，第1部分的第1厚度与第2部分的第2厚度实质上相等。

公开(公告)号：CN115910970A

公开(公告)日：2023-04-04

申请号：CN202211062889.7

申请日：2022-09-01

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 山口翔 ,  山本哲也

IPC: H01L23/495

Abstract: 提供一种半导体装置。在对半导体芯片接合大面积的铜连接器时，即使在不能充分确保与接合面的间隙的情况下，也抑制连接(接合)不良、焊料焊脚形成不良，实现钎焊连接部的可靠性的提高。实施方式的半导体装置具备：引线框；半导体芯片，其搭载于引线框；以及条带部件，其经由导电性粘接剂而与半导体芯片的电极连接；条带部件的连接面的外周缘的至少一部分在俯视的情况下与条带部件的最外周缘相比位于内侧。

公开(公告)号：CN119695021A

公开(公告)日：2025-03-25

申请号：CN202410270745.3

申请日：2024-03-11

Applicant: 株式会社东芝

Inventor： 南尚吾 ,  松尾圭一郎 ,  山本哲也

IPC: H01L23/498 ,  H01L23/29

Abstract: 课题在于，提高半导体装置的耐久性。解决手段在于，半导体装置(100)具备：半导体元件(2)，载放在绝缘基板(1)上，在表面(2a)具有电极(21)；键合引线(3)，与电极(21)接合，对半导体元件(2)进行电连接；以及第1树脂材料(4)，覆盖电极(21)与键合引线(3)的接合部(31)。接合部(31)包括电极(21)与键合引线(3)未被接合的非接合区域(32)。

公开(公告)号：CN109560048A

公开(公告)日：2019-04-02

申请号：CN201810694907.0

申请日：2018-06-29

Applicant: 株式会社东芝

Inventor： 山本哲也

IPC: H01L23/367 ,  H01L23/427

Abstract: 根据一个实施方式，半导体模块具备：半导体元件；第1基底基板，具有导电性，供半导体元件载置；第2基底基板，具有导电性，且面积比第1基底基板的面积大；散热片(12)，固定于第2基底基板(14)；以及绝缘片，面积比第1基底基板的面积大，且配置于第1基底基板与第2基底基板之间。绝缘片具有被第1基底基板与第2基底基板夹着的第1部分和除第1部分之外的第2部分，第1部分的第1厚度与第2部分的第2厚度实质上相等。

公开(公告)号：CN115117038A

公开(公告)日：2022-09-27

申请号：CN202111073653.9

申请日：2021-09-14

Applicant: 株式会社东芝

Inventor： 内田雅之 ,  山本哲也 ,  高桥利英 ,  佐藤克哉

IPC: H01L25/07 ,  H01L23/495 ,  H01L23/498

Abstract: 提供一种可靠性高的半导体装置。半导体装置具有：第1芯片，具有第1电极；配线部件，与所述第1芯片隔开；第2芯片，具有第2电极，配置在所述第1芯片与所述配线部件之间；第1导电板，配置在所述第1电极上，与从所述第1芯片朝向所述第2芯片的第1方向相交的第2方向的最大尺寸比所述第1芯片的所述第2方向的最大尺寸大，与所述第1电极电连接；第2导电板，配置在所述第2电极上，所述第2方向的最大尺寸比所述第2芯片的所述第2方向的最大尺寸大，与所述第2电极电连接；以及第1导线，与在所述第1导电板处比所述第1芯片更向所述第2方向突出的部分、在所述第2导电板处比所述第2芯片更向所述第2方向突出的部分及所述配线部件接合。

公开(公告)号：CN106972001A

公开(公告)日：2017-07-21

申请号：CN201611144609.1

申请日：2016-12-13

Applicant: 株式会社东芝

Inventor： 井口知洋 ,  佐佐木阳光 ,  山本哲也 ,  栂嵜隆

IPC: H01L23/528

CPC classification number: H01L25/072 ,  H01L23/051 ,  H01L23/142 ,  H01L23/145 ,  H01L23/15 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/367 ,  H01L23/492 ,  H01L23/49805 ,  H01L23/49861 ,  H01L23/50 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/291 ,  H01L2224/29139 ,  H01L2224/29294 ,  H01L2224/29339 ,  H01L2224/30181 ,  H01L2224/32227 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48245 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/83424 ,  H01L2224/83447 ,  H01L2224/83455 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L23/528

Abstract: 一实施方式的半导体模块具有第一和第二布线部、多个第一半导体装置以及多个第二半导体装置。上述第二布线部与上述第一布线部对置地设置。上述第三布线部与上述第一布线部对置地设置。各个第一半导体装置设置在上述第一布线部与上述第二布线部之间，具有第一开关元件，该第一开关元件的输入端子或输出端子与上述第一布线部电连接。各个第二半导体装置设置在上述第一布线部与上述第三布线部之间，具有第二开关元件，上述第二开关元件的输出端子或输入端子与上述第一开关元件相反地电连接于上述第一布线部。