层叠体的制造方法
    1.
    发明公开

    公开(公告)号:CN118922922A

    公开(公告)日:2024-11-08

    申请号:CN202380027414.0

    申请日:2023-03-07

    Abstract: 本发明提供一种层叠体的制造方法,其中即便在使用发热量大的电子零件的情况下也可维持电子零件与电路图案的稳定的接合性并抑制在绝缘层中产生的不良情况。一种层叠体(1)的制造方法,所述层叠体(1)依次层叠有基底基板(2)、绝缘层(3)、电路图案(4)、以及电子零件(5),所述层叠体(1)的制造方法包括:在基底基板(2)的表面侧设置绝缘层(3)的工序;在电路图案(4)的表面侧设置电子零件(5)的工序;以及将设置于基底基板(2)的绝缘层(3)与设置有电子零件(5)的电路图案(4)层叠的工序。

    层叠体的制造方法
    10.
    发明公开

    公开(公告)号:CN118872386A

    公开(公告)日:2024-10-29

    申请号:CN202380027078.X

    申请日:2023-01-11

    Abstract: 本发明提出一种层叠体的制造方法,针对使用了厚度为0.8mm以上的电路图案的层叠体,可防止绝缘层中产生的不良情况。一种层叠体(1)的制造方法,所述层叠体(1)层叠有金属基底基板(2)、使树脂组合物硬化而形成的绝缘层(3)、及厚度为1mm以上的电路图案(4),所述层叠体(1)的制造方法包括:准备在金属基底基板(2)与电路图案(4)之间介隔有半硬化状态的树脂组合物(3A)的压接前层叠体(1A)的工序;利用膜(11)被覆压接前层叠体(1A)并配置于高压釜(10)的内部的工序;以及对膜(11)的内部进行排气并且使高压釜(10)的内部的温度及压力上升而使半硬化状态的树脂组合物(3A)硬化的工序。

Patent Agency Ranking