公开(公告)号：CN105990255B

公开(公告)日：2018-10-26

申请号：CN201510790919.X

申请日：2015-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  乔治凡利亚尼提斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/8252 ,  H01L21/02

Abstract: 本发明涉及半导体装置的制造方法。本揭露内容提供一种形成鳍式晶体管(FinFET)装置的方法。此方法包含形成第一应变释放缓冲(SRB)堆叠于基板之上。第一SRB堆叠与基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于该第一SRB堆叠之中。此方法也包含形成图案化介电层于第一SRB堆叠上。图案化介电层包含延伸穿透其中的沟渠。此方法也包含于沟渠范围内形成第二SRB堆叠于第一SRB堆叠之上。第二SRB堆叠与基板间具有晶格不匹配，使得第二SRB堆叠的上部无螺旋状差排缺陷。此外，于第一和第二SRB堆叠中配置缓冲层以提升电子绝缘性；于第二SRB堆叠中配置SLS层以提升困住螺旋状差排缺陷于基板的上部的效果。

公开(公告)号：CN108122764A

公开(公告)日：2018-06-05

申请号：CN201710334591.X

申请日：2017-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  吉尔本·朵尔伯斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  H01L21/30604 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/1079 ,  H01L29/20 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/42356 ,  H01L29/78

Abstract: 一种形成环绕式栅极场效晶体管(gate-all-around field effect transistor；GAAFET)的方法。环绕式栅极场效晶体管包含砷化铟纳米线、一栅极介电层与一栅极电极金属层。砷化铟纳米线作为一通道层。栅极介电层包覆此砷化铟纳米线。栅极电极金属层形成在栅极电极层上。砷化铟纳米线具有第一主要表面到第四主要表面、三圆角面以及一凹圆角面。

公开(公告)号：CN112687798A

公开(公告)日：2021-04-20

申请号：CN202010053429.2

申请日：2020-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 堤姆斯文森 ,  郑兆钦 ,  麦特西亚斯帕斯拉克 ,  马丁克里斯多福霍兰德 ,  陈则安 ,  李连忠

IPC: H01L51/05 ,  H01L51/30

Abstract: 场效晶体管包括半导体衬底、第一焊盘层、多个碳纳米管及栅极结构。第一焊盘层设置在半导体衬底之上且包含二维材料。多个碳纳米管设置在第一绝缘焊盘层之上。栅极结构设置在半导体衬底之上且与多个碳纳米管垂直堆叠。碳纳米管从栅极结构的一侧延伸到相对的一侧。

公开(公告)号：CN110957315A

公开(公告)日：2020-04-03

申请号：CN201910833080.1

申请日：2019-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 堤姆斯·文森 ,  荷尔本·朵尔伯斯 ,  马库斯琼斯亨利库斯·范达尔 ,  麦特西亚斯帕斯拉克

IPC: H01L27/092

Abstract: 提供可用于对准纳米碳管的晶圆，以及制备和使用纳米碳管的方法。这种晶圆包括具有四个侧边和表面电荷的对准区，其中对准区被具有不同极性的表面电荷的区域围绕。本揭露的一些实施方式的方法可以包括在基板上沉积并选择性地蚀刻多个硬罩幕。所述的方法还可以包括在这样的晶圆上沉积纳米碳管。

公开(公告)号：CN109860282A

公开(公告)日：2019-06-07

申请号：CN201811002450.9

申请日：2018-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 瑞姆瓦尔·彼德 ,  麦特西亚斯帕斯拉克 ,  吉尔本·朵尔伯斯

IPC: H01L29/739 ,  H01L29/205 ,  H01L21/331 ,  H01L29/417 ,  B82Y10/00

Abstract: 一种穿隧式场效晶体管包含第一源极/漏极层、第二源极/漏极层以及半导体中间层。第一源极/漏极层包含第一极性侧壁。第二源极/漏极层围绕第一源极/漏极层，第二源极/漏极层与第一源极/漏极层具相反导电类型，半导体中间层位于第二源极/漏极层与第一源极/漏极层的第一极性侧壁之间。

公开(公告)号：CN105990255A

公开(公告)日：2016-10-05

申请号：CN201510790919.X

申请日：2015-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  乔治凡利亚尼提斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/8252 ,  H01L21/02

CPC classification number: H01L29/66795 ,  H01L21/02381 ,  H01L21/02455 ,  H01L21/02507 ,  H01L21/02538 ,  H01L21/02639 ,  H01L21/3247 ,  H01L21/76224 ,  H01L29/32 ,  H01L21/8252

Abstract: 本发明涉及半导体装置的制造方法。本揭露内容提供一种形成鳍式晶体管(FinFET)装置的方法。此方法包含形成第一应变释放缓冲(SRB)堆叠于基板之上。第一SRB堆叠与基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于该第一SRB堆叠之中。此方法也包含形成图案化介电层于第一SRB堆叠上。图案化介电层包含延伸穿透其中的沟渠。此方法也包含于沟渠范围内形成第二SRB堆叠于第一SRB堆叠之上。第二SRB堆叠与基板间具有晶格不匹配，使得第二SRB堆叠的上部无螺旋状差排缺陷。此外，于第一和第二SRB堆叠中配置缓冲层以提升电子绝缘性；于第二SRB堆叠中配置SLS层以提升困住螺旋状差排缺陷于基板的上部的效果。