公开(公告)号：CN105990443A

公开(公告)日：2016-10-05

申请号：CN201510845060.8

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马汀克里斯多福荷兰 ,  布莱戴恩杜瑞兹 ,  马克范达尔

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0676 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02433 ,  H01L21/02538 ,  H01L21/02603 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/8252 ,  H01L27/088 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/42392 ,  H01L29/66522 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78642 ,  H01L29/78696 ,  H01L29/78 ,  H01L29/66409

Abstract: 本发明提供一种半导体装置及其形成方法。模板层形成于基板之上，该模板层中具有凹部。多个纳米线形成于该凹部中。栅极堆叠形成于基板之上，该栅极堆叠包围多个纳米线。使用多个纳米线可改良栅极控制，而于此同时维持高通态电流ION。

公开(公告)号：CN108122764A

公开(公告)日：2018-06-05

申请号：CN201710334591.X

申请日：2017-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  吉尔本·朵尔伯斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  H01L21/30604 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/1079 ,  H01L29/20 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/42356 ,  H01L29/78

Abstract: 一种形成环绕式栅极场效晶体管(gate-all-around field effect transistor；GAAFET)的方法。环绕式栅极场效晶体管包含砷化铟纳米线、一栅极介电层与一栅极电极金属层。砷化铟纳米线作为一通道层。栅极介电层包覆此砷化铟纳米线。栅极电极金属层形成在栅极电极层上。砷化铟纳米线具有第一主要表面到第四主要表面、三圆角面以及一凹圆角面。

公开(公告)号：CN106816360A

公开(公告)日：2017-06-09

申请号：CN201611028061.4

申请日：2016-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  布莱戴恩杜瑞兹 ,  马汀克里斯多福荷兰

IPC: H01L21/02 ,  B82Y40/00

CPC classification number: H01L21/02603 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02524 ,  H01L21/02538 ,  H01L21/02639 ,  H01L21/76877 ,  H01L29/0676 ,  H01L21/02697 ,  B82Y40/00

Abstract: 本揭露为一种制造半导体装置的方法。此方法包括形成第一材料层于基板上。此第一材料层具有界定第一开口的侧壁，其中此第一开口具有第一形状。此方法亦包括在第一开口内形成牺牲特征且此牺牲特征具有第二形状，此第二形状不同于第一形状以使得在牺牲特征的边缘与第一材料层的侧壁之间存在空腔。此方法亦包括用第二材料层填充空腔，移除牺牲特征以形成第二开口，用第三材料层填充第二开口，移除第二材料层以显露空腔并在空腔内形成导电特征。

公开(公告)号：CN110265395A

公开(公告)日：2019-09-20

申请号：CN201910620402.4

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 布莱戴恩杜瑞兹 ,  马汀克里斯多福荷兰

IPC: H01L27/088 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/762

Abstract: 一种形成鳍片式场效应晶体管装置之方法及设备，晶体管其方法包含：提供由第一半导体材料形成的基板，其中该基板包含多个隔离区域；将该基板的上部部分蚀刻除去以形成多个沟槽，其中每一沟槽位于两个邻近隔离区域之间；经由外延生长工艺使多个半导体鳍片在该基板的上的这些沟槽中过度生长，其中这些半导体鳍片的上部部分位于这些隔离区域的顶表面上方；将平坦化工艺应用于这些半导体鳍片，其中由于应用该平坦化工艺的该步骤的执行，这些半导体鳍片的顶表面与这些隔离区的顶表面相齐；以及将缺陷半导体鳍片移除以形成空沟槽。由于在半导体装置的顶表面上具有差排缺陷的机率较低，所以利用本发明的形成鳍片式场效应晶体管的方法可得到无缺陷FinFET装置。

公开(公告)号：CN106024711A

公开(公告)日：2016-10-12

申请号：CN201510860680.9

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 布莱戴恩杜瑞兹 ,  马汀克里斯多福荷兰

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种形成鳍片式场效应晶体管装置之方法及设备，晶体管其方法包含：提供由第一半导体材料形成的基板，其中该基板包含多个隔离区域；将该基板的上部部分蚀刻除去以形成多个沟槽，其中每一沟槽位于两个邻近隔离区域之间；经由外延生长工艺使多个半导体鳍片在该基板的上的这些沟槽中过度生长，其中这些半导体鳍片的上部部分位于这些隔离区域的顶表面上方；将平坦化工艺应用于这些半导体鳍片，其中由于应用该平坦化工艺的该步骤的执行，这些半导体鳍片的顶表面与这些隔离区的顶表面相齐；以及将缺陷半导体鳍片移除以形成空沟槽。由于在半导体装置的顶表面上具有差排缺陷的机率较低，所以利用本发明的形成鳍片式场效应晶体管的方法可得到无缺陷FinFET装置。

公开(公告)号：CN106024711B

公开(公告)日：2019-08-02

申请号：CN201510860680.9

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 布莱戴恩杜瑞兹 ,  马汀克里斯多福荷兰

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种形成鳍片式场效应晶体管装置之方法，晶体管其方法包含：提供由第一半导体材料形成的基板，其中该基板包含多个隔离区域；将该基板的上部部分蚀刻除去以形成多个沟槽，其中每一沟槽位于两个邻近隔离区域之间；经由外延生长工艺使多个半导体鳍片在该基板的上的这些沟槽中过度生长，其中这些半导体鳍片的上部部分位于这些隔离区域的顶表面上方；将平坦化工艺应用于这些半导体鳍片，其中由于应用该平坦化工艺的该步骤的执行，这些半导体鳍片的顶表面与这些隔离区的顶表面相齐；以及将缺陷半导体鳍片移除以形成空沟槽。由于在半导体装置的顶表面上具有差排缺陷的机率较低，所以利用本发明的形成鳍片式场效应晶体管的方法可得到无缺陷FinFET装置。

公开(公告)号：CN105990255A

公开(公告)日：2016-10-05

申请号：CN201510790919.X

申请日：2015-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  乔治凡利亚尼提斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/8252 ,  H01L21/02

CPC classification number: H01L29/66795 ,  H01L21/02381 ,  H01L21/02455 ,  H01L21/02507 ,  H01L21/02538 ,  H01L21/02639 ,  H01L21/3247 ,  H01L21/76224 ,  H01L29/32 ,  H01L21/8252

Abstract: 本发明涉及半导体装置的制造方法。本揭露内容提供一种形成鳍式晶体管(FinFET)装置的方法。此方法包含形成第一应变释放缓冲(SRB)堆叠于基板之上。第一SRB堆叠与基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于该第一SRB堆叠之中。此方法也包含形成图案化介电层于第一SRB堆叠上。图案化介电层包含延伸穿透其中的沟渠。此方法也包含于沟渠范围内形成第二SRB堆叠于第一SRB堆叠之上。第二SRB堆叠与基板间具有晶格不匹配，使得第二SRB堆叠的上部无螺旋状差排缺陷。此外，于第一和第二SRB堆叠中配置缓冲层以提升电子绝缘性；于第二SRB堆叠中配置SLS层以提升困住螺旋状差排缺陷于基板的上部的效果。

公开(公告)号：CN110265395B

公开(公告)日：2021-09-24

申请号：CN201910620402.4

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 布莱戴恩杜瑞兹 ,  马汀克里斯多福荷兰

IPC: H01L27/088 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/762

Abstract: 一种形成鳍片式场效应晶体管装置之方法及设备，晶体管其方法包含：提供由第一半导体材料形成的基板，其中该基板包含多个隔离区域；将该基板的上部部分蚀刻除去以形成多个沟槽，其中每一沟槽位于两个邻近隔离区域之间；经由外延生长工艺使多个半导体鳍片在该基板的上的这些沟槽中过度生长，其中这些半导体鳍片的上部部分位于这些隔离区域的顶表面上方；将平坦化工艺应用于这些半导体鳍片，其中由于应用该平坦化工艺的该步骤的执行，这些半导体鳍片的顶表面与这些隔离区的顶表面相齐；以及将缺陷半导体鳍片移除以形成空沟槽。由于在半导体装置的顶表面上具有差排缺陷的机率较低，所以利用本发明的形成鳍片式场效应晶体管的方法可得到无缺陷FinFET装置。

公开(公告)号：CN105990443B

公开(公告)日：2019-06-07

申请号：CN201510845060.8

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马汀克里斯多福荷兰 ,  布莱戴恩杜瑞兹 ,  马克范达尔

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0676 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02433 ,  H01L21/02538 ,  H01L21/02603 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/8252 ,  H01L27/088 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/42392 ,  H01L29/66522 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78642 ,  H01L29/78696

Abstract: 本发明提供一种半导体装置及其形成方法。模板层形成于基板之上，该模板层中具有凹部。多个纳米线形成于该凹部中。栅极堆叠形成于基板之上，该栅极堆叠包围多个纳米线。使用多个纳米线可改良栅极控制，而于此同时维持高通态电流ION。

公开(公告)号：CN105990255B

公开(公告)日：2018-10-26

申请号：CN201510790919.X

申请日：2015-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  乔治凡利亚尼提斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/8252 ,  H01L21/02

Abstract: 本发明涉及半导体装置的制造方法。本揭露内容提供一种形成鳍式晶体管(FinFET)装置的方法。此方法包含形成第一应变释放缓冲(SRB)堆叠于基板之上。第一SRB堆叠与基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于该第一SRB堆叠之中。此方法也包含形成图案化介电层于第一SRB堆叠上。图案化介电层包含延伸穿透其中的沟渠。此方法也包含于沟渠范围内形成第二SRB堆叠于第一SRB堆叠之上。第二SRB堆叠与基板间具有晶格不匹配，使得第二SRB堆叠的上部无螺旋状差排缺陷。此外，于第一和第二SRB堆叠中配置缓冲层以提升电子绝缘性；于第二SRB堆叠中配置SLS层以提升困住螺旋状差排缺陷于基板的上部的效果。