-
公开(公告)号：CN107452786B
公开(公告)日：2022-05-31
申请号：CN201611119418.X
申请日：2016-12-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，BJT结构包括基极区、形成在基极区中并且包括发射极掺杂区的发射极区、包括集电极掺杂区的集电极区、绝缘结构和场板。基极区与发射极掺杂区和集电极掺杂区之间的集电极区形成结。在绝缘结构上方且在结上方形成场板。结的对应的发射极掺杂区和集电极掺杂区之间的第一距离比第二距离更短，第二距离对应于第一距离且位于没有场板的另一BJT结构中。第一距离导致位于发射极掺杂区和集电极掺杂区之间的对应于第一击穿电压值的结的击穿，第一击穿电压值等于或大于对应于第一击穿电压值的其他BJT结构的第二击穿电压值。本发明实施例涉及具有场板以减少其面积的晶体管结构。
-
公开(公告)号：CN114172137B
公开(公告)日：2024-06-28
申请号：CN202011208888.X
申请日：2020-11-03
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
Abstract: 本公开涉及用于静电放电保护的电路和方法。本文公开了一种电路。该电路包括静电放电(ESD)保护开关和ESD驱动器。ESD驱动器被配置为接收第一电压和第二电压。当第一电压和第二电压之间的电压差高于第一电压阈值时，ESD驱动器输出第一触发信号以导通ESD保护开关。当第一电压和第二电压之间的电压差低于第二电压阈值时，ESD驱动器输出第二触发信号以导通ESD保护开关。
-
公开(公告)号：CN107452786A
公开(公告)日：2017-12-08
申请号：CN201611119418.X
申请日：2016-12-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/402 , H01L27/0259 , H01L29/0649 , H01L29/1008 , H01L29/735 , H01L29/7816 , H01L29/7835 , H01L29/404 , H01L29/73
Abstract: 在一些实施例中，BJT结构包括基极区、形成在基极区中并且包括发射极掺杂区的发射极区、包括集电极掺杂区的集电极区、绝缘结构和场板。基极区与发射极掺杂区和集电极掺杂区之间的集电极区形成结。在绝缘结构上方且在结上方形成场板。结的对应的发射极掺杂区和集电极掺杂区之间的第一距离比第二距离更短，第二距离对应于第一距离且位于没有场板的另一BJT结构中。第一距离导致位于发射极掺杂区和集电极掺杂区之间的对应于第一击穿电压值的结的击穿，第一击穿电压值等于或大于对应于第一击穿电压值的其他BJT结构的第二击穿电压值。本发明实施例涉及具有场板以减少其面积的晶体管结构。
-
Patent Agency Ranking
公开(公告)号：CN100477131C
公开(公告)日：2009-04-08
申请号：CN200610093806.5
申请日：2006-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7848 , H01L21/26506 , H01L29/165 , H01L29/6656 , H01L29/66628 , H01L29/66636
Abstract: 一种形成半导体装置的方法，包括以下步骤：在一基板上形成一栅极；在该栅极对应侧的基板内形成多个凹口；在该基板的所述凹口内形成一扩散阻障层；在所述凹口内通过外延生长形成一硅层；以及在该硅层上沉积一半导体合金以形成源极/漏极区。本发明提供了具有设置在源极/漏极区内的半导体合金，并可降低或避免掺杂物质扩散进入沟道区的情况发生。
-
公开(公告)号：CN1897231A
公开(公告)日：2007-01-17
申请号：CN200510131855.9
申请日：2005-12-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 郑水明
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/823814 , H01L29/165 , H01L29/66628 , H01L29/66636 , H01L29/7843 , H01L29/7848
Abstract: 本发明提供一种半导体装置及其形成方法。上述半导体装置包含：一栅介电层于一基底中的一沟道区上；一栅极于上述栅介电层上；一栅极介电层置于上述栅极的侧缘；以及实质上与上述栅极介电层的侧缘对齐的一源/漏极区。其中上述源/漏极区具有：第一掺杂区与上述栅极部分重叠；第二掺杂区，其与上述沟道区的距离大于该第一掺杂区与上述沟道区的距离；以及第三掺杂区，其与上述沟道区的距离大于上述第二掺杂区与上述沟道区的距离。上述源/漏极区较好为具有与上述栅极间隔物有一既定间隔的外延区。本发明所述半导体装置及其形成方法可降低源/漏极区与沟道区之间的片电阻，并提升漏极饱和电流。
-
公开(公告)号：CN114172137A
公开(公告)日：2022-03-11
申请号：CN202011208888.X
申请日：2020-11-03
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
Abstract: 本公开涉及用于静电放电保护的电路和方法。本文公开了一种电路。该电路包括静电放电(ESD)保护开关和ESD驱动器。ESD驱动器被配置为接收第一电压和第二电压。当第一电压和第二电压之间的电压差高于第一电压阈值时，ESD驱动器输出第一触发信号以导通ESD保护开关。当第一电压和第二电压之间的电压差低于第二电压阈值时，ESD驱动器输出第二触发信号以导通ESD保护开关。
-
公开(公告)号：CN100539043C
公开(公告)日：2009-09-09
申请号：CN200510131855.9
申请日：2005-12-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 郑水明
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/823814 , H01L29/165 , H01L29/66628 , H01L29/66636 , H01L29/7843 , H01L29/7848
Abstract: 本发明提供一种半导体装置及其形成方法。上述半导体装置包含：一栅介电层于一基底中的一沟道区上；一栅极于上述栅介电层上；一栅极介电层置于上述栅极的侧缘；以及实质上与上述栅极介电层的侧缘对齐的一源/漏极区。其中上述源/漏极区具有：第一掺杂区与上述栅极部分重叠；第二掺杂区，其与上述沟道区的距离大于该第一掺杂区与上述沟道区的距离；以及第三掺杂区，其与上述沟道区的距离大于上述第二掺杂区与上述沟道区的距离。上述源/漏极区较好为具有与上述栅极间隔物有一既定间隔的外延区。本发明所述半导体装置及其形成方法可降低源/漏极区与沟道区之间的片电阻，并提升漏极饱和电流。
-
公开(公告)号：CN101022084A
公开(公告)日：2007-08-22
申请号：CN200610093806.5
申请日：2006-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7848 , H01L21/26506 , H01L29/165 , H01L29/6656 , H01L29/66628 , H01L29/66636
Abstract: 一种形成半导体装置的方法，包括以下步骤：在一基板上形成一栅极；在该栅极对应侧的基板内形成多个凹口；在该基板的所述凹口内形成一扩散阻障层；以及在所述凹口内形成源极/漏极区。本发明提供了具有设置在源极/漏极区内的半导体合金，并可降低或避免掺杂物质扩散进入沟道区的情况发生。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.025 seconds)
