公开(公告)号：CN109214031A

公开(公告)日：2019-01-15

申请号：CN201711273066.8

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶育成 ,  王彦森 ,  林明仪

IPC: G06F17/50 ,  H01L27/02

Abstract: 本发明公开了集成电路布局中的导体部件的各个实例。在实例中，一种提供布局的方法包括初始化用于制造集成电路的布局。将多个填充单元插入到布局中。多个填充单元包括与集成电路的导线相对应的多个填充线图形。之后，将包括多个功能图形的设计插入到布局中。去除与多个功能图形冲突的多个填充单元的多个填充线图形的冲突子集。提供了用于制造集成电路的包括多个填充单元和设计的布局。本发明还提供了非暂时性机器可读介质存储指令。

公开(公告)号：CN102779743A

公开(公告)日：2012-11-14

申请号：CN201110337456.3

申请日：2011-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊鸿 ,  林育贤 ,  林明仪 ,  陈志辉

IPC: H01L21/28 ,  H01L21/8238

CPC classification number: H01L29/66545 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

Abstract: 本发明公开了集成电路器件和制造集成电路器件的方法。该集成电路器件包括核心器件和输入/输出电路。核心器件和输入/输出电路中的每个都包括PMOS结构和NMOS结构。每个PMOS都包括位于高-k介电层上方的p-型金属功函数层，且每个NMOS结构都包括位于高-k介电层上方的n-型金属功函数层。在输入/输出电路中，在高-k介电层的下方存在有氧化层。本发明还提供了一种集成半导体结构的制造方法。

公开(公告)号：CN109214031B

公开(公告)日：2022-11-11

申请号：CN201711273066.8

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶育成 ,  王彦森 ,  林明仪

IPC: G06F30/392 ,  H01L27/02

Abstract: 本发明公开了集成电路布局中的导体部件的各个实例。在实例中，一种提供布局的方法包括初始化用于制造集成电路的布局。将多个填充单元插入到布局中。多个填充单元包括与集成电路的导线相对应的多个填充线图形。之后，将包括多个功能图形的设计插入到布局中。去除与多个功能图形冲突的多个填充单元的多个填充线图形的冲突子集。提供了用于制造集成电路的包括多个填充单元和设计的布局。本发明还提供了非暂时性机器可读介质存储指令。

公开(公告)号：CN102779743B

公开(公告)日：2015-09-16

申请号：CN201110337456.3

申请日：2011-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊鸿 ,  林育贤 ,  林明仪 ,  陈志辉

IPC: H01L21/28 ,  H01L21/8238

CPC classification number: H01L29/66545 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833

Abstract: 本发明公开了集成电路器件和制造集成电路器件的方法。该集成电路器件包括核心器件和输入/输出电路。核心器件和输入/输出电路中的每个都包括PMOS结构和NMOS结构。每个PMOS都包括位于高-k介电层上方的p-型金属功函数层，且每个NMOS结构都包括位于高-k介电层上方的n-型金属功函数层。在输入/输出电路中，在高-k介电层的下方存在有氧化层。本发明还提供了一种集成半导体结构的制造方法。