-
Patent Agency Ranking
公开(公告)号：CN111081757A
公开(公告)日：2020-04-28
申请号：CN201911007181.X
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/772 , H01L21/335
Abstract: 本申请涉及一种半导体装置与其制作方法。源极/漏极区位于基板中。栅极结构位于基板上。栅极间隔物位于栅极结构的侧壁上。栅极间隔物与栅极结构具有实质上类似的高度。通孔位于源极/漏极区或栅极结构上，并电性连接至源极/漏极区或栅极结构。遮罩层位于栅极间隔物上。遮罩层的介电常数大于栅极间隔物的介电常数。遮罩层的第一侧与通孔相邻。介电层位于遮罩层的第二侧上，其中遮罩层位于介电层与通孔之间。
-
公开(公告)号：CN120035202A
公开(公告)日：2025-05-23
申请号：CN202510130326.4
申请日：2025-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 制造半导体器件的方法包括提供部分制造的半导体器件，该部分制造的半导体器件包括设置在半导体层堆叠件上方的伪栅极结构。在一些实施例中，该方法还包括去除伪栅极结构和半导体层堆叠件的每个半导体层的至少部分以形成沟槽。在一些示例中，该方法还包括在沟槽的底部部分中形成一个或多个再填充层，以及在沟槽的底部部分上方的沟槽的顶部部分中形成一个或多个再填充层。在一些实施例中，沟槽的顶部部分和底部部分中的一个或多个再填充层分别限定隔离结构的顶部部分和底部部分。在一些示例中，隔离结构的相应的顶部部分和底部部分的至少一个再填充层具有不同的材料组分。本公开的实施例还涉及半导体器件。
-
公开(公告)号：CN111081757B
公开(公告)日：2023-04-21
申请号：CN201911007181.X
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/772 , H01L21/335
Abstract: 本申请涉及一种半导体装置与其制作方法。源极/漏极区位于基板中。栅极结构位于基板上。栅极间隔物位于栅极结构的侧壁上。栅极间隔物与栅极结构具有实质上类似的高度。通孔位于源极/漏极区或栅极结构上，并电性连接至源极/漏极区或栅极结构。遮罩层位于栅极间隔物上。遮罩层的介电常数大于栅极间隔物的介电常数。遮罩层的第一侧与通孔相邻。介电层位于遮罩层的第二侧上，其中遮罩层位于介电层与通孔之间。
-
公开(公告)号：CN114975251A
公开(公告)日：2022-08-30
申请号：CN202210064591.3
申请日：2022-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 根据本发明的方法包括：接收工件，包括：第一栅极结构，在第一栅极结构上包括第一覆盖层；第一源极/漏极触点，邻接第一栅极结构；第二栅极结构，在第二栅极结构上包括第二覆盖层；第二源极/漏极触点；ESL，位于第一源极/漏极触点和第二源极/漏极触点上方；以及第一介电层，位于ESL上方。该方法还包括：形成对接触点开口，以暴露第一覆盖层和第一源极/漏极触点；在对接触点开口中形成对接触点；在形成对接触点之后，沉积第二介电层；形成穿过第二介电层、ESL层、和第一介电层的源极/漏极触点通孔开口，以暴露第二源极/漏极触点；以及在源极/漏极触点通孔开口中形成源极/漏极触点通孔。本申请的实施例提供了半导体结构及形成触点结构的方法。
-
公开(公告)号：CN222322091U
公开(公告)日：2025-01-07
申请号：CN202420613478.0
申请日：2024-03-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的实施例提供半导体装置结构。上述结构包括设置于基底上的源极/漏极区、围绕源极/漏极区的第一部的第一层间介电层、围绕源极/漏极区的第二部的不同于第一层间介电层的第二层间介电层、设置于源极/漏极区上的硅化物层以及设置于源极/漏极区上的导电接点。导电接点设置于第二层间介电层内。
-
-
-
-
Search Results
5
records
(took 0.028 seconds)
