-
公开(公告)号：CN110875187A
公开(公告)日：2020-03-10
申请号：CN201910738873.5
申请日：2019-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明实施例涉及一种用于形成半导体结构的方法。所述方法包含以下操作。接收衬底。所述衬底包含鳍式结构、所述鳍式结构上的半导体层，及夹置于所述鳍式结构与所述半导体层之间的介电层。图案化所述半导体层以使牺牲栅极层形成于所述鳍式结构的部分上。使用HF溶液来执行第一清洁操作。使间隔物形成于所述牺牲栅极层的侧壁上。使凹槽形成于所述牺牲栅极层的两侧处的所述鳍式结构中。使用含HF等离子体来执行第二清洁操作。
-
公开(公告)号：CN112242353A
公开(公告)日：2021-01-19
申请号：CN202010488112.1
申请日：2020-06-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 本发明实施例涉及具有减少陷阱缺陷的半导体装置及其形成方法。一种制造半导体装置的方法包含：提供包括表面的衬底；将第一介电层及第二介电层沉积于所述衬底上；使虚拟栅极电极形成于所述第二介电层上；形成包围所述虚拟栅极电极的栅极间隔物；使轻度掺杂源极/漏极LDD区域形成于所述衬底中的所述栅极间隔物的两侧上；使源极/漏极区域形成于所述各自LDD区域中；移除所述虚拟栅极电极以形成替换栅极；使层间介电ILD层形成于所述替换栅极及所述源极/漏极区域上；及通过在形成所述源极/漏极区域之前或在形成所述ILD层之后的时间将陷阱修复元素引入至所述栅极间隔物、所述第二介电层、所述表面及所述LDD区域的至少一者中来执行处理。
-
公开(公告)号：CN110957274B
公开(公告)日：2023-06-27
申请号：CN201910898439.3
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本发明实施例提供制造半导体结构的方法。所述方法的一者包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；对所述第一导电区域及所述第二导电区域执行非晶化；在所述第一晶体管的所述第一导电区域上执行植入；使接触材料层形成于所述第一导电区域及所述第二导电区域上；对所述第一导电区域及所述第二导电区域执行热退火；及对所述第一导电区域及所述第二导电区域执行激光退火。
-
Patent Agency Ranking
公开(公告)号：CN111128890A
公开(公告)日：2020-05-08
申请号：CN201910816297.1
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/336 , H01L27/092
Abstract: 本发明实施例涉及金属栅极形成方法及其形成结构。本揭露提供一种形成半导体结构的方法，其包括：提供衬底；在所述衬底中形成第一对源极/漏极区；在所述衬底上方放置层间介电质层，所述层间介电质层具有介于所述第一对源极/漏极区之间的第一沟槽；在所述第一沟槽中沉积介电质层；在所述介电质层上方沉积障壁层；从所述第一沟槽移除所述障壁层以曝光所述介电质层；在所述第一沟槽中的所述介电质层上方沉积功函数层；及在所述第一沟槽中的所述功函数层上方沉积导电层。
-
公开(公告)号：CN111105991A
公开(公告)日：2020-05-05
申请号：CN201910912777.8
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/324
Abstract: 本申请涉及半导体结构的制造方法。所述方法的一者包含以下操作。接收衬底，且所述衬底包含具有第一导电区域的第一晶体管及具有第二导电区域的第二晶体管，其中所述第一晶体管及所述第二晶体管具有不同导电类型。对所述第一导电区域执行第一激光退火以修复晶格损坏。对所述第一导电区域及所述第二导电区域执行非晶化以促进关于后续操作中的所要相变的硅化物形成。在所述非晶化之后使预硅化物层形成于所述衬底上。对所述衬底执行热退火以由所述预硅化物层形成硅化物层。在形成所述预硅化物层之后对所述第一导电区域及所述第二导电区域执行第二激光退火。
-
公开(公告)号：CN112242353B
公开(公告)日：2025-05-09
申请号：CN202010488112.1
申请日：2020-06-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及具有减少陷阱缺陷的半导体装置及其形成方法。一种制造半导体装置的方法包含：提供包括表面的衬底；将第一介电层及第二介电层沉积于所述衬底上；使虚拟栅极电极形成于所述第二介电层上；形成包围所述虚拟栅极电极的栅极间隔物；使轻度掺杂源极/漏极LDD区域形成于所述衬底中的所述栅极间隔物的两侧上；使源极/漏极区域形成于所述各自LDD区域中；移除所述虚拟栅极电极以形成替换栅极；使层间介电ILD层形成于所述替换栅极及所述源极/漏极区域上；及通过在形成所述源极/漏极区域之前或在形成所述ILD层之后的时间将陷阱修复元素引入至所述栅极间隔物、所述第二介电层、所述表面及所述LDD区域的至少一者中来执行处理。
-
公开(公告)号：CN115207217A
公开(公告)日：2022-10-18
申请号：CN202210145057.5
申请日：2022-02-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及半导体结构、电子装置及半导体结构的制造方法。半导体结构包含第一金属‑电介质‑金属层、第一电介质层、第一导电层、第二导电层及第二电介质层。第一金属‑电介质‑金属层包含多个第一指状物、多个第二指状物及第一电介质材料。第一指状物电连接到第一电压。第二指状物电连接到不同于第一电压的第二电压，且第一指状物及第二指状物平行且交错地布置。第一电介质材料在第一指状物与第二指状物之间。第一电介质层在第一金属‑电介质‑金属层上方。第一导电层在第一电介质层上方。第二导电层在第一导电层上方。第二电介质层在第一导电层与第二导电层之间。
-
公开(公告)号：CN110957274A
公开(公告)日：2020-04-03
申请号：CN201910898439.3
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本发明实施例提供制造半导体结构的方法。所述方法的一者包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；对所述第一导电区域及所述第二导电区域执行非晶化；在所述第一晶体管的所述第一导电区域上执行植入；使接触材料层形成于所述第一导电区域及所述第二导电区域上；对所述第一导电区域及所述第二导电区域执行热退火；及对所述第一导电区域及所述第二导电区域执行激光退火。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.023 seconds)
