-
公开(公告)号：CN116322275A
公开(公告)日：2023-06-23
申请号：CN202310358975.0
申请日：2017-03-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种MRAM器件，包括：第一介电层，位于衬底上方且具有第一开口；第二介电层，位于第一介电层上方并且具有第二开口；可变电阻存储单元，包括第一电极、第二电极，以及位于第一电极和第二电极之间的磁性隧道结层，第一电极位于第一开口中且具有矩形截面，第一电极的顶面与磁性隧道结层的底面接触，第二电极和磁性隧道结层位于第二开口中；磁性隧道结层具有U‑形状截面并且包围第二电极的侧壁和底面；第二电极的顶面与第二介电层的顶面共面；第二介电层包括蚀刻停止层和位于蚀刻停止层上方的中间层，第一电极的外围宽度小于或等于磁性隧道结层的U‑形状截面的外围宽度。本发明实施例涉及MRAM器件的形成方法。
-
Patent Agency Ranking
公开(公告)号：CN119495675A
公开(公告)日：2025-02-21
申请号：CN202411111633.X
申请日：2024-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768 , H01L23/00
Abstract: 封装件包括第一集成电路管芯以及位于第一集成电路管芯上方并且接合至第一集成电路管芯的第二集成电路管芯。第二集成电路管芯的第一表面区域是疏水的，并且第一集成电路管芯和第二集成电路管芯用电介质至电介质接合和金属至金属接合而接合在一起。封装件还包括位于第一集成电路管芯上方并且围绕第二集成电路管芯的第一绝缘材料。第一绝缘材料接触第一表面区域。本申请的实施例还涉及形成封装件的方法。
-
公开(公告)号：CN109326536A
公开(公告)日：2019-02-12
申请号：CN201810797093.3
申请日：2018-07-19
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林佳汉 , 李建法 , 刘旭水 , 白峻荣 , 庄胜翔 , 苏伦德拉·库马尔·索尼 , 郭守文 , 翁武安 , 蔡元诚 , 廖建科 , 薛雅熏 , 廖姣柔 , 余承霏 , 蔡明吉 , 刘国义
IPC: H01L21/67
Abstract: 本发明的一些实施例涉及一种处理工具。该工具包括围绕工艺处理室的外壳、以及配置为通过外壳将晶圆传送进入工艺处理室和传送出工艺处理室之外的输入/输出端口。后侧宏观检测系统设置在工艺处理室内部并且配置为使晶圆的后侧成像。前侧宏观检测系统设置在工艺处理室内部并且配置为根据第一图像分辨率使晶圆的前侧成像。前侧微观检测系统设置在工艺处理室内部并且配置为根据高于第一图像分辨率的第二图像分辨率使晶圆的前侧成像。本发明还提供了自动检测工具及其使用方法。
-
公开(公告)号：CN109326536B
公开(公告)日：2021-02-26
申请号：CN201810797093.3
申请日：2018-07-19
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林佳汉 , 李建法 , 刘旭水 , 白峻荣 , 庄胜翔 , 苏伦德拉·库马尔·索尼 , 郭守文 , 翁武安 , 蔡元诚 , 廖建科 , 薛雅熏 , 廖姣柔 , 余承霏 , 蔡明吉 , 刘国义
IPC: H01L21/67
Abstract: 本发明的一些实施例涉及一种处理工具。该工具包括围绕工艺处理室的外壳、以及配置为通过外壳将晶圆传送进入工艺处理室和传送出工艺处理室之外的输入/输出端口。后侧宏观检测系统设置在工艺处理室内部并且配置为使晶圆的后侧成像。前侧宏观检测系统设置在工艺处理室内部并且配置为根据第一图像分辨率使晶圆的前侧成像。前侧微观检测系统设置在工艺处理室内部并且配置为根据高于第一图像分辨率的第二图像分辨率使晶圆的前侧成像。本发明还提供了自动检测工具及其使用方法。
-
公开(公告)号：CN107230742A
公开(公告)日：2017-10-03
申请号：CN201710167690.3
申请日：2017-03-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种MRAM器件及其形成方法。一种MRAM器件，包括介电层、可变电阻存储单元以及导电层。介电层位于衬底上方并且具有开口。可变电阻存储单元位于开口中并且包括第一电极、第二电极，以及位于第一电极和第二电极之间的磁性隧道结层。导电层填充开口的保留部分并且电连接至可变电阻存储单元的第一电极和第二电极中的一个。本发明实施例涉及MRAM器件及其形成方法。
-
公开(公告)号：CN101217145A
公开(公告)日：2008-07-09
申请号：CN200710185177.3
申请日：2007-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L21/823807 , H01L21/823412 , H01L21/823468 , H01L21/823864 , H01L27/105 , H01L27/1052 , H01L29/7843
Abstract: 本发明提供一种选择性应力记忆作用的半导体元件及其制造方法，该半导体元件包括半导体衬底，具有第一区域与第二区域，各个该第一与第二区域具有第一掺杂区域与第二掺杂区域并被相隔以绝缘区。PMOS晶体管设置于该第一掺杂区域上，且NMOS晶体管设置于该第二掺杂区域上。第一顶盖层覆盖该NMOS晶体管于该第一区域上，以及第二顶盖层覆盖该PMOS晶体管于该第一区域上。该第一顶盖层的厚度与该第二顶盖层的厚度不同，由此分别作用不同的应力于该PMOS晶体管与该NMOS晶体管。位于该第二区域上的该PMOS晶体管与该NMOS晶体管被硅化。本发明的优点在于省略传统SMT或SSMT方法所需使用的保护抗氧化层，降低工艺步骤所需的制造成本，且元件电性能及工艺窗口或裕度皆得以提升。
-
-
-
-
-
Search Results
6
records
(took 0.023 seconds)
