公开(公告)号：CN119967895A

公开(公告)日：2025-05-09

申请号：CN202510071600.5

申请日：2025-01-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐崇威 ,  朱龙琨 ,  赖世豪 ,  廖翊博 ,  江国诚 ,  王志豪

IPC: H10D84/03 ,  H10D84/83 ,  H10D64/27

Abstract: 半导体器件包括：纳米结构堆叠件；第一层，位于纳米结构堆叠件上方并且相对于纳米结构堆叠件偏移；内部间隔件，位于第一层和纳米结构堆叠件之间；以及栅极结构，包裹纳米结构堆叠件。栅极结构包括：栅极电介质，位于纳米结构上以及内部间隔件和纳米结构堆叠件的纳米结构之间；以及栅极金属，位于栅极电介质上。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN119153471A

公开(公告)日：2024-12-17

申请号：CN202411172221.7

申请日：2024-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐崇威 ,  朱龙琨 ,  余佳霓 ,  卢俊甫 ,  赖世豪 ,  江国诚 ,  王志豪

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种集成电路器件，包括具有多个堆叠的沟道的晶体管，每个堆叠的沟道在晶体管的源极/漏极区之间延伸。晶体管还包括位于最高沟道上方、并且在晶体管的源极/漏极区之间延伸的硬掩模纳米结构。栅极电介质和栅极金属围绕在沟道和硬掩模纳米结构周围。本申请的实施例还公开了形成集成电路器件的方法。

公开(公告)号：CN119421483A

公开(公告)日：2025-02-11

申请号：CN202411410704.6

申请日：2024-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢俊甫 ,  朱龙琨 ,  余佳霓 ,  徐崇威 ,  赖世豪 ,  江国诚 ,  王志豪

IPC: H10D84/83 ,  H10D62/10 ,  H10D64/27 ,  H10D84/03 ,  H10D86/00 ,  H10D84/02 ,  H10D86/01

Abstract: 描述了半导体器件结构及其形成方法。结构包括：栅极介电层，设置在衬底上方；栅电极层，设置在栅极介电层上方；以及第一栅极间隔件，邻近栅极介电层设置，其中，第一栅极间隔件包括面向栅极介电层的内表面和与内表面相对的外表面，并且第一栅极间隔件包括从第一栅极间隔件的内表面朝着外表面降低的氧浓度。