公开(公告)号：CN108231562B

公开(公告)日：2020-06-19

申请号：CN201710942807.0

申请日：2017-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈芳 ,  廖忠志 ,  梁铭彰

IPC: H01L21/28 ,  H01L23/522 ,  H01L23/528 ,  H01L27/11531

Abstract: 半导体结构包括半导体衬底；设置在半导体衬底上的场效应器件，其中场效应器件包括具有在第一方向上定向的细长形状的栅极；设置在栅极上方的第一金属层；设置在第一金属层上方的第二金属层；以及设置在第二金属层上方的第三金属层。第一金属层包括在垂直于第一方向的第二方向上定向的多条第一金属线。第二金属层包括在第一方向上定向的多条第二金属线。第三金属层包括在第二方向上定向的多条第三金属线。第一金属线具有第一厚度，第二金属线具有第二厚度，第三金属线具有第三厚度，并且第二厚度小于第一厚度和第三厚度。本发明实施例涉及一种逻辑单元结构和方法。

公开(公告)号：CN108231562A

公开(公告)日：2018-06-29

申请号：CN201710942807.0

申请日：2017-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈芳 ,  廖忠志 ,  梁铭彰

IPC: H01L21/28 ,  H01L23/522 ,  H01L23/528 ,  H01L27/11531

Abstract: 半导体结构包括半导体衬底；设置在半导体衬底上的场效应器件，其中场效应器件包括具有在第一方向上定向的细长形状的栅极；设置在栅极上方的第一金属层；设置在第一金属层上方的第二金属层；以及设置在第二金属层上方的第三金属层。第一金属层包括在垂直于第一方向的第二方向上定向的多条第一金属线。第二金属层包括在第一方向上定向的多条第二金属线。第三金属层包括在第二方向上定向的多条第三金属线。第一金属线具有第一厚度，第二金属线具有第二厚度，第三金属线具有第三厚度，并且第二厚度小于第一厚度和第三厚度。本发明实施例涉及一种逻辑单元结构和方法。

公开(公告)号：CN103165415B

公开(公告)日：2016-05-04

申请号：CN201210213759.9

申请日：2012-06-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  梁铭彰 ,  江木吉 ,  陈桂顺

IPC: H01L21/027 ,  H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L21/0337 ,  H01L21/28132 ,  H01L21/3086 ,  H01L21/32139 ,  H01L27/10826 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785

Abstract: 本发明公开了一种制造半导体器件的方法，包括：在提供的衬底上形成多个线元件。所述多个线元件包括：第一线元件，具有第一宽度的第一区和第二宽度的偏移区。所述第二宽度不同于所述第一宽度。然后形成与多个线部件中的包括偏移区的每一个的侧壁邻接的间隔元件，在偏移区所述间隔元件可被移位。在形成所述间隔元件后，从所述衬底去除从衬底开始的所述多个线元件。在去除所述多个线元件后使用所述间隔元件蚀刻下面的层。本发明还公开了具有偏移部件的半导体器件。

公开(公告)号：CN107123439A

公开(公告)日：2017-09-01

申请号：CN201610846581.X

申请日：2016-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈芳 ,  廖忠志 ,  傅士奇 ,  梁铭彰 ,  崔壬汾 ,  陈炎辉

IPC: G11C11/413

Abstract: 本公开提供一种存储器装置，包括一静态随机存取存储器(SRAM)阵列以及邻接SRAM阵列的一SRAM边缘单元区域。SRAM阵列以及SRAM边缘单元区域的组合是包括具有一均匀节距的第一栅极电极。一字元线驱动器是邻接于SRAM边缘单元区域。字元线驱动器包括第二栅极电极，以及第一栅极电极的纵向方向是与对应的第二栅极电极的纵向方向对齐。本公开通过将SRAM边缘单元区域(或者SRAM阵列)与字元线驱动器以及输入输出区块邻接，即移除于常规SRAM电路中所采用介于上述区域之间之的间距，因此可减少由整个SRAM电路所占据之的晶片区域。除此之外，通过于区域/电路中形成栅极电极使其具有一均匀节距，以减少形成闸极栅极电极时之的图案负载效应，使得SRAM电路具有更一致的性能。

公开(公告)号：CN103715236B

公开(公告)日：2016-08-03

申请号：CN201310030493.9

申请日：2013-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡嘉欣 ,  梁铭彰

IPC: H01L29/423 ,  H01L21/28 ,  H01L21/762

CPC classification number: H01L21/823481 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823475 ,  H01L23/485 ,  H01L27/0886 ,  H01L29/0619 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种器件包括半导体衬底；延伸至半导体衬底中的隔离区；高于隔离区的顶面的多个半导体鳍；以及多个栅叠层。每一个栅叠层都包括位于多个半导体鳍中的一个半导体鳍的顶面和侧壁上的栅极介电层和位于栅极介电层上方的栅电极。该器件进一步包括多个半导体区，每一个半导体区都设置在多个半导体鳍中的两个相邻半导体鳍之间并且与两个相邻半导体鳍接触。该器件进一步包括多个接触塞，每一个接触塞都位于多个半导体区中的一个半导体区的上方并且与一个半导体区电连接。电连接件电互连多个半导体区和多个栅叠层的栅电极。本发明还提供了鳍结构上的保护环。

公开(公告)号：CN103578953B

公开(公告)日：2016-06-29

申请号：CN201210390924.8

申请日：2012-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁铭彰 ,  林其渊 ,  吴燿光

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/76897 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823437 ,  H01L21/823475 ,  H01L29/66545

Abstract: 公开了一种制造半导体集成电路(IC)的方法。该方法包括接收半导体器件。该方法还包括在位于半导体衬底上的预定区域中的MG堆叠件上形成分步成形硬掩模(SFHM)，实施MG凹陷，在半导体衬底上方沉积MG硬掩模，以及使MG硬掩模凹陷以从预定区域中的MG堆叠件完全去除MG硬掩模。

公开(公告)号：CN107026201B

公开(公告)日：2020-08-18

申请号：CN201610914575.3

申请日：2016-10-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈芳 ,  廖忠志 ,  梁铭彰

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/28 ,  H01L21/285

Abstract: 本公开提供一种半导体装置及其制造方法。一种半导体装置，包括鳍式场效晶体管。上述半导体装置包括第一栅极电极；第一源极/漏极区域，邻近第一栅极电极设置；第一源极/漏极接触，设于第一源极/漏极区域上；第一间隔物层，设于第一栅极电极及第一源极/漏极区域之间；第一接触层，接触第一栅极电极及第一源极/漏极接触；第一线路层，与第一接触层一体地形成。在剖面图中第一接触层及第一线路层之间没有界面，且在俯视图中第一接触层具有小于第一线路层的面积。

公开(公告)号：CN105679755B

公开(公告)日：2019-07-19

申请号：CN201410655989.X

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宛彦 ,  林文杰 ,  苏郁迪 ,  陈柏廷 ,  曾仁洲 ,  陈国基 ,  张胜杰 ,  梁铭彰

IPC: H01L27/02 ,  H01L21/761

CPC classification number: H01L29/0619 ,  H01L21/26513 ,  H01L21/76 ,  H01L21/761 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0207 ,  H01L27/0251 ,  H01L27/0886 ,  H01L29/0646 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了电路器件。电路器件包括核心电路。该电路器件还包括具有第一掺杂剂类型的第一组保护环，第一组保护环围绕在核心电路的外围，第一组保护环包括第一保护环和第二保护环。该电路器件还包括具有第二掺杂剂类型的第二组保护环，第二掺杂剂类型与第一掺杂剂类型相反，其中，第二组保护环的至少一个保护环围绕在第一组保护环的至少一个保护环的外围，并且第二组保护环包括第三保护环和第四保护环。

公开(公告)号：CN109244060A

公开(公告)日：2019-01-18

申请号：CN201711246518.3

申请日：2017-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 董雨陇 ,  梁铭彰 ,  陈芳

IPC: H01L23/522

Abstract: 本发明的实施例提供了半导体器件及其形成方法。一种半导体器件包括衬底、衬底上方的电介质层、嵌入电介质层中的第一电阻器元件、嵌入电介质层中的第二电阻器元件、衬底中的第一掺杂阱以及衬底中的第二掺杂阱，其中，第一掺杂阱与第一电阻器元件对准，第二掺杂阱与第二电阻器元件对准，第二掺杂阱与第一掺杂阱是非连续的。

公开(公告)号：CN103915486A

公开(公告)日：2014-07-09

申请号：CN201310684897.X

申请日：2013-12-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范学实 ,  张胜杰 ,  胡嘉欣 ,  梁铭彰 ,  吴显扬 ,  谢文兴 ,  黄靖方

IPC: H01L29/41 ,  H01L29/861

CPC classification number: H01L29/7848 ,  H01L21/0257 ,  H01L21/26513 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L21/823878 ,  H01L27/0924 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/201 ,  H01L29/66136 ,  H01L29/861

Abstract: 本发明涉及高效率的FinFET二极管及其制造方法，该FinFET二极管设计为解决由有效面积减少引起的传统FinFET二极管的劣化问题。FinFET二极管具有掺杂衬底、两组分隔开的基本平行等距细长的半导体鳍结构、形成在两组鳍结构之间且用于鳍结构间的绝缘的电介质层、垂直横过两组鳍结构的多个基本等距及平行的细长栅极结构、以及分别纵向地形成在两组鳍结构之上的两组半导体带。两组半导体带掺杂为具有相反的导电类型：p型和n型。FinFET二极管还具有形成在半导体带之上的金属接触件。在一个实施例中，半导体带可通过外延生长和原位掺杂与鳍结构整体形成。