公开(公告)号：CN116525676A

公开(公告)日：2023-08-01

申请号：CN202310207934.1

申请日：2023-03-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范韵如 ,  苏焕杰 ,  谌俊元 ,  庄正吉 ,  王志豪

IPC: H01L29/78 ,  H01L21/336

Abstract: 器件包括半导体纳米结构的堆叠件、包裹半导体纳米结构的栅极结构、邻接栅极结构和堆叠件的源极/漏极区域、位于源极/漏极区域上的接触结构、位于堆叠件下方的背侧介电层以及从接触结构延伸至背侧介电层的顶面的通孔结构。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN119521756A

公开(公告)日：2025-02-25

申请号：CN202411560978.3

申请日：2024-11-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范韵如 ,  张罗衡 ,  苏焕杰 ,  王志豪

IPC: H10D84/03 ,  H10D84/83 ,  H10D64/23

Abstract: 本文描述的技术包括以减小工艺复杂性的选择性方式形成用于半导体器件的纳米结构晶体管的p型源极/漏极区域和n型源极/漏极区域的相应(不同)类型的金属硅化物层。例如，可以在第一纳米结构晶体管的p型源极/漏极区域上方选择性形成p型金属硅化物层(例如，从而使得p型金属硅化物层不形成在n型源极/漏极区域上方)，并且可以在第二纳米结构晶体管的n型源极/漏极区域上方形成n型金属硅化物层(这可以是选择性的或非选择性的)。这提供了p型金属硅化物层和p型源极/漏极区域之间的低肖特基势垒高度以及n型金属硅化物层和n型源极/漏极区域之间的低肖特基势垒高度。这减小了用于p型源极/漏极区域和n型源极/漏极区域的接触电阻。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN118231255A

公开(公告)日：2024-06-21

申请号：CN202410215873.8

申请日：2024-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范韵如 ,  谌俊元 ,  苏焕杰 ,  王志豪

IPC: H01L21/336 ,  H01L29/78 ,  H01L27/088 ,  H01L21/82

Abstract: 本申请的实施例公开了半导体结构及其形成方法。形成半导体结构的方法包括在半导体层上形成鳍，在鳍的侧壁上沉积隔离部件，使鳍的部分凹陷以形成暴露半导体层的顶面的第一沟槽，在第一沟槽中形成牺牲部件，在牺牲部件上形成外延部件，暴露牺牲部件的底面，去除所述牺牲部件以形成暴露所述外延部件的底面的第二沟槽，并在所述第二沟槽中形成导电部件。导电部件电耦合到外延部件。

公开(公告)号：CN115207084A

公开(公告)日：2022-10-18

申请号：CN202210685849.1

申请日：2022-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱士权 ,  张罗衡 ,  苏焕杰 ,  庄正吉 ,  范韵如 ,  王志豪

IPC: H01L29/06 ,  H01L29/417 ,  H01L21/336 ,  H01L29/78

Abstract: 半导体器件包括衬底、栅极结构、源极/漏极区域、第一硅化物层、第二硅化物层和接触件。栅极结构包裹至少一个纳米结构沟道垂直堆叠件。源极/漏极区域邻接栅极结构。第一硅化物层包括位于源极/漏极区域上的第一金属组分。第二硅化物层包括与第一金属组分不同的第二金属组分，并且位于第一硅化物层上。接触件位于第二硅化物层上。本申请的实施例还涉及形成半导体器件的方法。