-
公开(公告)号：CN113690305B
公开(公告)日：2025-05-13
申请号：CN202110873984.4
申请日：2021-07-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及晶体管栅极结构及其形成方法。在一个实施例中，一种器件，包括：隔离区域；纳米结构，突出得高于隔离区域的顶表面；栅极结构，包裹在纳米结构的周围，该栅极结构具有与隔离区域接触的底表面，栅极结构的底表面延伸到远离纳米结构第一距离，该栅极结构具有被设置为距离纳米结构第二距离的侧壁，第一距离小于或等于第二距离；以及栅极结构的侧壁上的混合鳍。
-
公开(公告)号：CN112447713B
公开(公告)日：2025-02-28
申请号：CN202010387082.5
申请日：2020-05-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体器件，包括：隔离绝缘层，设置在衬底上；半导体鳍，设置在衬底上；半导体鳍的上部从隔离绝缘层突出；半导体鳍的下部嵌入隔离绝缘层中；栅极结构设置在半导体鳍的上部上方，并且包括栅极介电层和栅电极层；栅极侧壁间隔件，其设置在栅极结构的相对侧面上方；以及源极/漏极外延层。半导体鳍的上部包括由与半导体鳍的其余部分不同的半导体材料制成的第一外延生长增强层。第一外延生长增强层与源极/漏极外延层接触。栅极介电层覆盖包括第一外延生长增强层的半导体鳍的上部。本发明的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN113345891B
公开(公告)日：2025-02-11
申请号：CN202110529803.6
申请日：2021-05-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体结构包括：半导体衬底；鳍有源区域，在半导体衬底之上突出；以及栅极堆叠件，设置在鳍有源区域上，其中，栅极堆叠件包括高k介电材料层和设置在高k介电材料层上的各个金属层。栅极堆叠件在截面图中具有不均匀轮廓，在顶面处具有第一尺寸D1，在底面处具有第二尺寸D2，并且在顶面和底面之间的位置处具有第三尺寸D3，并且其中，D1和D2的每个大于D3。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113013249B
公开(公告)日：2025-01-14
申请号：CN202110191847.2
申请日：2015-10-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了半导体结构及其形成方法。半导体结构包括衬底和形成在衬底上方的鳍结构。半导体结构进一步包括围绕鳍结构形成的隔离结构以及横跨鳍结构形成的栅极结构。此外，栅极结构包括形成在鳍结构上方的第一部分和形成在隔离结构上方的第二部分，并且栅极结构的第二部分包括延伸进隔离结构内的延伸部分。
-
公开(公告)号：CN115985912A
公开(公告)日：2023-04-18
申请号：CN202310157746.2
申请日：2018-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件，包括：设置在衬底上方的第一栅极结构。第一栅极结构沿第一方向延伸。第二栅极结构设置在衬底上方。第二栅极结构沿第一方向延伸。介电材料设置在第一栅极结构与第二栅极结构之间。气隙设置在介电材料内。本发明实施例涉及具有嵌入气隙的FINFET器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN115377001A
公开(公告)日：2022-11-22
申请号：CN202210706183.3
申请日：2022-06-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 说明一种半导体装置的制造方法。在一基底的上方形成多个鳍状物。形成多个虚设栅极，其在上述鳍状物的上方被图形化，每个上述虚设栅极在上述图形化的虚设栅极的侧壁上具有一间隔物。使用上述图形化的虚设栅极作为一遮罩，在上述鳍状物形成多个凹部。在上述鳍状物的上方及在上述鳍状物中的上述凹部形成一钝化层。图形化上述钝化层，以仅在上述鳍状物中的上述凹部中的一些留下一保留的钝化结构。仅在上述鳍状物中不具上述保留的钝化结构的上述凹部外延形成多个源极与漏极区。
-
公开(公告)号：CN115332319A
公开(公告)日：2022-11-11
申请号：CN202210670355.6
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 半导体结构的制造方法包含在制造过程期间选择性使用包覆层，以提供临界尺寸均匀度。包覆层可在主动通道结构中形成凹口之前形成，或是可在以介电材料填充主动通道结构中的凹口之后形成。这些技术可用于半导体结构中，例如集成电路中实现的全绕式栅极晶体管结构。
-
公开(公告)号：CN115148785A
公开(公告)日：2022-10-04
申请号：CN202210577919.1
申请日：2022-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/335
Abstract: 一种半导体装置，包括在基底上设置一隔离区域。多个通道自基底延伸并穿过隔离区域，此些通道包括一有源通道和一非有源通道。一虚置鳍部设置在隔离区域上且位于有源通道和非有源通道之间。一有源栅极设置在有源通道和非有源通道的上方且接触隔离区域。一介电材料延伸穿过有源栅极并接触虚置鳍部的顶部。此非有源通道是一最接近介电材料的非有源通道。此有源通道的长轴在第一方向上延伸。此有源栅极的长轴在第二方向上延伸。此有源通道从基底沿着第三方向延伸。介电材料更靠近非有源通道而不是更靠近有源通道。
-
公开(公告)号：CN115020406A
公开(公告)日：2022-09-06
申请号：CN202210806369.6
申请日：2016-08-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L29/78 , H01L21/336
Abstract: 本发明的实施例提供了一种FinFET，包括衬底、设置在衬底上的多个绝缘体、栅极堆叠件和应变材料。衬底包括多个半导体鳍。半导体鳍包括至少一个有源鳍和设置在有源鳍的两个相对侧处的多个伪鳍。绝缘体设置在衬底上并且半导体鳍被绝缘体绝缘。栅极堆叠件设置在半导体鳍的部分上方以及绝缘体的部分上方。应变材料覆盖有源鳍的被栅极堆叠件显露的部分。另外，提供了一种用于制造FinFET的方法。本发明实施例涉及鳍式场效应晶体管及其制造方法。
-
公开(公告)号：CN112750771A
公开(公告)日：2021-05-04
申请号：CN202011172342.3
申请日：2020-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及鳍端部栅极结构及其形成方法。一种方法包括：在突出鳍的第一部分和第二部分上同时形成第一虚设栅极堆叠和第二虚设栅极堆叠；同时去除第一虚设栅极堆叠的第一栅极电极和第二虚设栅极堆叠的第二栅极电极，以分别形成第一沟槽和第二沟槽；形成蚀刻掩模，其中，蚀刻掩模填充第一沟槽和第二沟槽；图案化蚀刻掩模以从第一沟槽去除蚀刻掩模；去除第一虚设栅极堆叠的第一虚设栅极电介质，其中，蚀刻掩模保护第一虚设栅极堆叠的第二栅极电介质不被去除；以及分别在第一沟槽和第二沟槽中形成第一替换栅极堆叠和第二替换栅极堆叠。
-
-
-
-
-
-
-
-
-
Search Results
263
records
(took 0.048 seconds)
