-
公开(公告)号：CN113488387A
公开(公告)日：2021-10-08
申请号：CN202110496596.9
申请日：2021-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/033 , G03F7/20 , G03F1/70 , G03F1/00
Abstract: 本公开涉及多层掩模层及其形成方法。一种方法包括：在衬底之上形成半导体层；蚀刻半导体层的一部分以形成第一凹部和第二凹部；在半导体层之上形成第一掩模层；在第一掩模层上执行第一热处理，该第一热处理使第一掩模层致密化；蚀刻第一掩模层以使所述第一凹口暴露；在第一凹口中形成第一半导体材料；并且去除第一掩模层。
-
Patent Agency Ranking
公开(公告)号：CN106373875B
公开(公告)日：2020-01-14
申请号：CN201610550338.3
申请日：2016-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种用于制造半导体部件的方法，包括在衬底上形成层间介电(ILD)层，在层间介电层中形成沟槽，在沟槽中形成金属栅极，去除金属栅极的从ILD层突出的部分，使还原性气体与金属栅极反应以及去除金属栅极的顶部。
-
公开(公告)号：CN106328540B
公开(公告)日：2019-09-06
申请号：CN201610478184.1
申请日：2016-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 提供了一种用于形成半导体器件结构的方法。该方法包括在衬底上方形成介电层。介电层具有穿通介电层的沟槽。该方法包括在沟槽中形成栅极堆叠件。该方法包括在栅极堆叠件上方执行含氢等离子体工艺。该方法包括去除栅极堆叠件的顶部以形成被栅极堆叠件和介电层环绕的第一凹部。该方法包括在第一凹部中形成覆盖层以填充第一凹部。本发明还提供了半导体器件结构。
-
公开(公告)号：CN106373875A
公开(公告)日：2017-02-01
申请号：CN201610550338.3
申请日：2016-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种用于制造半导体部件的方法，包括在衬底上形成层间介电(ILD)层，在层间介电层中形成沟槽，在沟槽中形成金属栅极，去除金属栅极的从ILD层突出的部分，使还原性气体与金属栅极反应以及去除金属栅极的顶部。
-
公开(公告)号：CN113451209A
公开(公告)日：2021-09-28
申请号：CN202010941168.8
申请日：2020-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件和方法。实施例包括一种方法，该方法包括：在半导体器件的金属栅极结构的切割金属栅极区域中形成开口；在开口中共形地沉积第一电介质层；在第一电介质层之上共形地沉积硅层；对硅层执行氧化工艺以形成第一氧化硅层；用第二氧化硅层填充开口；对第二氧化硅层和第一电介质层执行化学机械抛光，以形成切割金属栅极插塞，化学机械抛光暴露出半导体器件的金属栅极结构；以及形成到金属栅极结构的第一部分的第一接触件和到金属栅极结构的第二部分的第二接触件，金属栅极结构的第一部分和第二部分被切割金属栅极插塞分离。
-
公开(公告)号：CN106328540A
公开(公告)日：2017-01-11
申请号：CN201610478184.1
申请日：2016-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 提供了一种用于形成半导体器件结构的方法。该方法包括在衬底上方形成介电层。介电层具有穿通介电层的沟槽。该方法包括在沟槽中形成栅极堆叠件。该方法包括在栅极堆叠件上方执行含氢等离子体工艺。该方法包括去除栅极堆叠件的顶部以形成被栅极堆叠件和介电层环绕的第一凹部。该方法包括在第一凹部中形成覆盖层以填充第一凹部。本发明还提供了半导体器件结构。
-
-
-
-
-
Search Results
6
records
(took 0.029 seconds)
