-
公开(公告)号：CN113271067B
公开(公告)日：2024-04-02
申请号：CN202110614139.5
申请日：2021-06-02
Applicant: 中国科学院微电子研究所
IPC: H03F1/07
Abstract: 本发明提供了一种基于去匹配结构的Doherty功率放大器及电子设备，在该Doherty功率放大器中，无需单独设计输入匹配电路、输出匹配电路以及开路补偿线，简化了Doherty功率放大器的结构；并且，通过优化Peak功放路的第二漏极偏置电压端的电压，以调整所述Peak功放输出饱和功率时对应的最优负载阻抗，进而缓解所述Peak功放的输出失配；并且Carrier功放路的第一漏极偏置电压端的电压与Peak功放路的第二漏极偏置电压端的电压不同，可以拓展Doherty功率放大器的功率回退量；进而提高Doherty功率放大器的性能。
-
公开(公告)号：CN115966603A
公开(公告)日：2023-04-14
申请号：CN202111177142.1
申请日：2021-10-09
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/423 , H01L21/335
Abstract: 本发明涉及一种高线性HEMT器件及其制备方法，旨在提高HEMT器件的线性度，从结构优化的途径来尽量避免因器件非线性因素所带来的跨导滚降，以及跨导导数变化过大造成跨导尖峰现象等非线性问题。本发明的第一方面提供一种高线性HEMT器件，包括：衬底，以及在所述衬底上由下至上依次堆叠的成核层、缓冲层、势垒层和钝化层；其中，所述钝化层设有栅槽，所述栅槽底部位于所述势垒层中，所述栅槽内设置有栅极；所述栅极的两侧分别设有源极和漏极，源极和漏极均与所述缓冲层欧姆接触；所述栅槽的底部具有以下形状：沿所述栅极的宽度方向，栅槽的底部呈凹凸不平状，由凹单元和凸单元间隔分布，且呈规律的周期性变化分布。
-
公开(公告)号：CN111865234A
公开(公告)日：2020-10-30
申请号：CN202010758658.4
申请日：2020-07-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种紧凑型宽带Doherty功率放大器，属于射频功率放大器技术领域，解决了现有的Doherty功率放大器只考虑单频点的匹配造成的宽带性能较差的问题。包括功分器、载波功率放大电路、峰值功率放大电路和后匹配网络，峰值功率放大电路包括切比雪夫输入匹配网络，当功分器输入端输入低功率信号时，峰值功率放大电路的负载阻抗无穷大，由载波功率放大电路实现输入信号的放大；当功分器输入端输入高功率信号时，切比雪夫输入匹配网络的输出阻抗匹配于峰值功率放大电路中峰值功率放大器的最佳源阻抗，与载波功率放大电路共同实现输入信号的放大。有效抑制了峰值功率放大器的开启点随频率偏移的现象，改善了放大器的宽带性能。
-
公开(公告)号：CN103715077B
公开(公告)日：2016-08-17
申请号：CN201410005105.6
申请日：2014-01-06
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/335
Abstract: 本发明公开了一种深亚微米U型栅槽的制作方法，该方法包括：在半导体外延材料表面生长栅介质；在栅介质上匀胶；对电子束光刻胶进行曝光及显影；对电子束光刻胶进行回流烘胶，固化胶截面形成刻蚀窗口；采用ICP刻蚀工艺对栅介质进行刻蚀；以及去胶形成U型栅槽。利用本发明，能够得到栅角圆滑的U型栅槽，有效降低了器件源漏间，尤其是栅漏间的峰值电场，提高了器件的击穿电压，减少了器件漏电，提高了器件效率。
-
公开(公告)号：CN103117221B
公开(公告)日：2016-03-16
申请号：CN201110364028.X
申请日：2011-11-16
Applicant: 中国科学院微电子研究所
IPC: H01L21/335 , H01L29/778 , H01L29/423
Abstract: 本发明实施例公开了一种可用于Ka波段或更高频段的HEMT器件及其制造方法，该方法包括：提供包括衬底、缓冲层、外延层、帽层、源极、漏极和钝化层的基底；在基底表面内形成穿过钝化层、帽层并深入到外延层表面内的栅槽；在栅槽底面上形成T型栅，T型栅的栅脚边缘与栅槽侧壁具有一定间距，栅帽下表面高于钝化层上表面且与钝化层上表面具有一定间距。本发明实施例中由于T型栅的栅脚和栅帽均未与钝化层的介质直接接触，而是保留了一定间隔，从而在根本上降低甚至消除了栅与介质之间产生的寄生电容，减小了器件的栅源电容和栅漏电容，增大了器件的截止频率和最高振荡频率，使器件可工作于Ka波段及其以上频段，提高了器件的功率特性。
-
Patent Agency Ranking
公开(公告)号：CN103730348B
公开(公告)日：2016-01-27
申请号：CN201410005319.3
申请日：2014-01-06
Applicant: 中国科学院微电子研究所
IPC: H01L21/3065 , H01J37/32
Abstract: 本发明公开了一种降低背孔工艺中对等离子体刻蚀机腔体污染的方法，包括：在SiC衬底背面溅射或蒸发金属掩膜层；在金属掩膜层上涂敷光刻胶，并烘干；对光刻胶进行光刻形成光刻胶图案；利用形成的光刻胶图案对金属掩膜层进行腐蚀，形成金属掩膜图形；在等离子体刻蚀机中对形成金属掩膜图形的SiC衬底背面进行等离子体轰击，将金属掩膜层上的光刻胶溅射到等离子体刻蚀机的腔体内壁，在等离子体刻蚀机的腔体内壁形成光刻胶层；在等离子体刻蚀机中利用形成的金属掩膜图形对SiC背面进行刻蚀，形成背孔，直至与SiC正面源极金属联通。利用本发明，降低了背孔工艺中金属掩膜对等离子体刻蚀机腔体内壁的污染，提高了等离子体刻蚀机的使用效率。
-
公开(公告)号：CN103715077A
公开(公告)日：2014-04-09
申请号：CN201410005105.6
申请日：2014-01-06
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/335
CPC classification number: H01L21/28008 , H01L21/28114 , H01L21/31058 , H01L21/31116
Abstract: 本发明公开了一种深亚微米U型栅槽的制作方法，该方法包括：在半导体外延材料表面生长栅介质；在栅介质上匀胶；对电子束光刻胶进行曝光及显影；对电子束光刻胶进行回流烘胶，固化胶截面形成刻蚀窗口；采用ICP刻蚀工艺对栅介质进行刻蚀；以及去胶形成U型栅槽。利用本发明，能够得到栅角圆滑的U型栅槽，有效降低了器件源漏间，尤其是栅漏间的峰值电场，提高了器件的击穿电压，减少了器件漏电，提高了器件效率。
-
公开(公告)号：CN102456610A
公开(公告)日：2012-05-16
申请号：CN201010520271.1
申请日：2010-10-20
Applicant: 中国科学院微电子研究所
IPC: H01L21/768 , H01L21/02
Abstract: 本发明公开了一种控制背孔剖面形状的方法。该方法包括：在底层材料上沉积金属薄膜；刻蚀去除底层材料上背孔位置沉积的金属薄膜；以底层材料上剩余的金属薄膜为掩膜对底层材料进行等离子刻蚀，通过逐步降低等离子刻蚀过程中制冷介质的流量来实现对背孔剖面形状的控制。利用本发明公开的方法，可以获得倾斜的背孔剖面，便于背孔内壁起镀层金属的完整覆盖，从而实现了背孔内镀层金的完整填充。
-
公开(公告)号：CN102354666A
公开(公告)日：2012-02-15
申请号：CN201110340571.6
申请日：2011-11-01
Applicant: 中国科学院微电子研究所
IPC: H01L21/335 , H01L21/28 , H01L29/778 , H01L29/423
Abstract: 本发明公开一种T型栅的HEMT器件及其制作方法，该方法包括：提供基底，所述基底包括：本体层、外延层、源极、漏极和钝化层；在所述钝化层表面内形成楔形栅脚图形；在具有楔形栅脚图形的钝化层表面上形成双层光刻胶层，在所述双层光刻胶层表面内形成T型栅图形；以具有T型栅图形的双层光刻胶层为掩膜，形成T型栅，所述T型栅的栅脚部分穿过所述钝化层深入到所述外延层表面内，且所述T型栅的栅脚底部呈楔形，该楔形的楔角位于所述T型栅靠近源极的一侧的栅脚底部。T型栅靠近源极的一侧在物理距离上更靠近沟道电子，增强了T型栅对沟道电子的控制能力，并且削弱了T型靠近漏极一侧的栅脚电场，使得器件的击穿电压升高。
-
公开(公告)号：CN102074489A
公开(公告)日：2011-05-25
申请号：CN200910238767.7
申请日：2009-11-24
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种多偏置下场效应晶体管栅漏电容的测试方法，该方法采用HP6624A的一路电源提供Vsg端口的电压，手动调节电压对Vsg端口进行扫描，同时采用HP4284A内置电源提供Vdg端口电压的自动扫描，获得多偏置点下FET的Cgd(Vsg，Vdg)曲线，最后通过相对电压的计算得到Vds的电压，获得Cgd(Vgs，Vds)曲线。利用本发明，多偏置下FET的Cgd(Vgs，Vds)测量对FET的工艺改善和物理特性研究及器件模型的建立都起到很大的作用。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.026 seconds)
