公开(公告)号：CN119486186A

公开(公告)日：2025-02-18

申请号：CN202411583241.3

申请日：2024-11-07

Applicant: 中国科学院微电子研究所

Inventor： 王建超 ,  魏珂 ,  张昇 ,  何晓强 ,  张睿哲 ,  麻转利 ,  王开宇 ,  郭麟睿 ,  王鑫华 ,  刘新宇

IPC: H10D30/47 ,  H10D30/01 ,  H10D64/68

Abstract: 本发明涉及半导体器件制造技术领域，尤其是涉及一种GaN基HEMT器件及其制备方法，其中，所述GaN基HEMT器件的栅介质层为叠层栅介质和单层栅介质中的任意一种，且所述栅介质层包括GeN和GeON介质层中的任意一种。本发明的GaN基HEMT器件，能够有效降低栅介质层的漏电电流，提高器件的耐压能力，而不发生击穿或损坏，并且有助于形成高质量的界面结构，减少界面态对器件性能的不利影响，使其效率和功率性能均得到了显著的提升。因此，本发明不仅拓宽了GaN基HEMT器件栅介质材料的选择范围，更通过精细的材料选择和结构设计，实现了器件性能的显著提升和成本的降低，为GaN基HEMT器件的广泛应用提供了有力支持。

公开(公告)号：CN119767714A

公开(公告)日：2025-04-04

申请号：CN202411683751.8

申请日：2024-11-22

Applicant: 中国科学院微电子研究所

Inventor： 闫治国 ,  魏珂 ,  何晓强 ,  郭嘉奇 ,  武伟超 ,  吴嵩 ,  刘新宇

IPC: H10D30/01 ,  H10D30/47 ,  H10D64/62

Abstract: 本申请公开了一种半导体器件及其制备方法，该半导体器件，包括衬底、沟道层、势垒层和源漏功能部，沟道层位于衬底一侧；势垒层位于沟道层背离衬底的一侧；源漏功能部位于势垒层背离衬底的一侧且与势垒层接触，源漏功能部包括间隔设置的源部和漏部，源漏功能部包括沿远离势垒层的方向层叠设置的钛金属层、铝金属层和氮化钛层。本申请提供的半导体器件的良率和可靠性得到显著提升。

公开(公告)号：CN119673764A

公开(公告)日：2025-03-21

申请号：CN202311198280.7

申请日：2023-09-18

Applicant: 中国科学院微电子研究所

Inventor： 武伟超 ,  魏珂 ,  张睿哲 ,  王建超 ,  何晓强 ,  张昇 ,  张一川 ,  吴嵩

IPC: H01L21/28 ,  H10D64/27 ,  H10D30/47 ,  H01L21/311

Abstract: 本发明涉及一种T型栅及改善T型栅栅帽底部边缘形貌的方法，属于半导体材料技术领域，用于解决现有技术中薄膜层会造成栅帽底部边缘轮廓出现“伞状”外溢，进而影响器件的稳定性的问题。本发明公开了一种改善T型栅栅帽底部边缘形貌的方法，所述的方法包括第一光刻层/薄膜层/第三光刻层三层胶结构的制备，所述的薄膜层的材料为Al2O3。本发明的方法将T‑gate器件双层胶匀涂工艺中间层的薄膜层选择为Al2O3，降低了上层光刻胶显影时对薄膜层金属的过快钻蚀，抑制了腐蚀区域两侧外扩的现象，优化了T‑gate器件结构栅帽金属边缘的陡直度情况，改善了T型栅形貌工艺的稳定性，从而提高了T型栅工艺的稳定性。

公开(公告)号：CN119965084A

公开(公告)日：2025-05-09

申请号：CN202311466217.7

申请日：2023-11-06

Applicant: 中国科学院微电子研究所

Inventor： 周爱玲 ,  魏珂 ,  刘新宇 ,  王鑫华 ,  张昇 ,  何晓强 ,  张睿哲 ,  王建超

IPC: H01L21/3065 ,  H10D64/27 ,  H10D30/47

Abstract: 本发明公开了一种槽形结构的刻蚀控制方法以及槽型结构，涉及半导体器件技术领域，以提供一种能够解决在利用等离子体刻蚀方法对栅槽进行刻蚀时，常规刻蚀利用固定值输入功率射频源对帽层势垒层进行刻蚀的方法在栅槽表面造成损伤，破坏界面，进而影响高频下的器件特性的技术方案。所述槽形结构的刻蚀控制方法包括以下步骤：基于待刻蚀槽形结构，设定所述半导体刻蚀设备的刻蚀功率；在所述槽形结构的刻蚀过程中，控制所述半导体刻蚀设备的刻蚀功率按照预设规律逐渐变化，以使刻蚀得到的槽型结构符合预设要求。

公开(公告)号：CN118471795A

公开(公告)日：2024-08-09

申请号：CN202310119282.6

申请日：2023-02-07

Applicant: 中国科学院微电子研究所

Inventor： 张睿哲 ,  魏珂 ,  张昇 ,  何晓强 ,  王建超 ,  陈晓娟 ,  刘新宇

IPC: H01L21/28 ,  H01L29/40 ,  H01L29/417 ,  H01L29/45 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明提供一种带有漏极场板的器件结构及其制备方法，其中制备方法包括：提供基板，基板包括：衬底、势垒层和钝化层，势垒层和钝化层均位于衬底的上方，钝化层位于势垒层的上方；在钝化层上涂覆光刻胶，以形成光刻层；在光刻层上刻蚀出欧姆窗口，以露出钝化层；通过欧姆窗口对基板进行刻蚀，以形成欧姆凹槽并露出势垒层，欧姆凹槽的侧壁为斜面或球面；在欧姆窗口和欧姆凹槽内淀积导电材料，以形成带有漏极场板的漏极。本发明能够降低结构器件的工艺复杂度，提高器件结构的成品率。

公开(公告)号：CN119767767A

公开(公告)日：2025-04-04

申请号：CN202411811808.8

申请日：2024-12-10

Applicant: 中国科学院微电子研究所

Inventor： 王建超 ,  魏珂 ,  张睿哲 ,  张昇 ,  何晓强 ,  刘新宇

IPC: H10D64/01 ,  H10D64/27 ,  H10D30/47 ,  G03F7/30

Abstract: 本发明提供了一种栅极结构的制备方法。本发明的栅极结构的制备方法，包括如下步骤：S1：在外延片上生长Si3N4/Ti/Al三层结构，随后旋涂光刻胶，光刻出所需大小的栅脚窗口；S2：去除栅脚窗口下方的Al层，随后自对准等离子体刻蚀栅脚窗口下方的Ti层和Si3N4层，再去除光刻胶，形成栅脚槽；S3：旋涂光刻胶，光刻出所需大小的栅帽窗口；S4：淀积栅金属，随后依次去除光刻胶、Al层和Ti层，形成栅极结构。本发明的制备方法采用不同的牺牲层结构和显影方式生成栅槽结构，极大地缩短了光刻时间，降低了成本，保证了栅极结构的合格率，能够良好地满足高频率性能微波毫米波器件的制造需求。

公开(公告)号：CN117672832A

公开(公告)日：2024-03-08

申请号：CN202211050396.1

申请日：2022-08-30

Applicant: 中国科学院微电子研究所

Inventor： 王建超 ,  魏珂 ,  张睿哲 ,  张昇 ,  张一川 ,  何晓强 ,  王鑫华 ,  刘新宇

IPC: H01L21/28

Abstract: 本发明提供一种栅极结构的制备方法，该制备方法包括：在基片上涂第一光刻胶，形成第一光刻层；在第一光刻层上形成第一刻蚀窗口，第一刻蚀窗口定义基础栅极结构的形状和位置；在第一刻蚀窗口内形成基础栅极结构；涂覆第二光刻胶，形成第二光刻层，第二光刻层覆盖基础栅极结构；去除基础栅极结构正上方的第二光刻胶，形成第二刻蚀窗口，第二刻蚀窗口定义加厚栅极结构的形状和位置；利用化学镀金法在第二刻蚀窗口内形成加厚栅极结构；清除基片上所有的光刻胶。本发明能够在增加栅极厚度的同时，降低器件的制备成本，提高器件的成品率。

公开(公告)号：CN115966603A

公开(公告)日：2023-04-14

申请号：CN202111177142.1

申请日：2021-10-09

Applicant: 中国科学院微电子研究所

Inventor： 何晓强 ,  魏珂 ,  刘果果 ,  郑英奎 ,  黄森 ,  王鑫华 ,  张一川 ,  张昇 ,  张睿哲

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/335

Abstract: 本发明涉及一种高线性HEMT器件及其制备方法，旨在提高HEMT器件的线性度，从结构优化的途径来尽量避免因器件非线性因素所带来的跨导滚降，以及跨导导数变化过大造成跨导尖峰现象等非线性问题。本发明的第一方面提供一种高线性HEMT器件，包括：衬底，以及在所述衬底上由下至上依次堆叠的成核层、缓冲层、势垒层和钝化层；其中，所述钝化层设有栅槽，所述栅槽底部位于所述势垒层中，所述栅槽内设置有栅极；所述栅极的两侧分别设有源极和漏极，源极和漏极均与所述缓冲层欧姆接触；所述栅槽的底部具有以下形状：沿所述栅极的宽度方向，栅槽的底部呈凹凸不平状，由凹单元和凸单元间隔分布，且呈规律的周期性变化分布。