公开(公告)号：CN119673764A

公开(公告)日：2025-03-21

申请号：CN202311198280.7

申请日：2023-09-18

Applicant: 中国科学院微电子研究所

Inventor： 武伟超 ,  魏珂 ,  张睿哲 ,  王建超 ,  何晓强 ,  张昇 ,  张一川 ,  吴嵩

IPC: H01L21/28 ,  H10D64/27 ,  H10D30/47 ,  H01L21/311

Abstract: 本发明涉及一种T型栅及改善T型栅栅帽底部边缘形貌的方法，属于半导体材料技术领域，用于解决现有技术中薄膜层会造成栅帽底部边缘轮廓出现“伞状”外溢，进而影响器件的稳定性的问题。本发明公开了一种改善T型栅栅帽底部边缘形貌的方法，所述的方法包括第一光刻层/薄膜层/第三光刻层三层胶结构的制备，所述的薄膜层的材料为Al2O3。本发明的方法将T‑gate器件双层胶匀涂工艺中间层的薄膜层选择为Al2O3，降低了上层光刻胶显影时对薄膜层金属的过快钻蚀，抑制了腐蚀区域两侧外扩的现象，优化了T‑gate器件结构栅帽金属边缘的陡直度情况，改善了T型栅形貌工艺的稳定性，从而提高了T型栅工艺的稳定性。

公开(公告)号：CN108777262A

公开(公告)日：2018-11-09

申请号：CN201810623122.4

申请日：2018-06-15

Applicant: 中国科学院微电子研究所

Inventor： 张昇 ,  魏珂 ,  张一川

IPC: H01L29/778 ,  H01L29/40

Abstract: 本申请提供了一种HEMT。该HEMT包括依次叠置设置的衬底、第一半导体层和第二半导体层，且第二半导体层的材料的带隙宽度大于第一半导体层的材料的带隙宽度，HEMT还包括位于第二半导体层的远离第一半导体层的表面上的栅极和钝化层，钝化层包括位于栅极一侧且设置在第二半导体层的表面上的钝化部，钝化部的厚度小于栅极的厚度，HEMT还包括设置在钝化部的远离第二半导体层表面上的场板。该HEMT在提高器件的工作电压的同时保证了器件的寄生电容较小。

公开(公告)号：CN117672832A

公开(公告)日：2024-03-08

申请号：CN202211050396.1

申请日：2022-08-30

Applicant: 中国科学院微电子研究所

Inventor： 王建超 ,  魏珂 ,  张睿哲 ,  张昇 ,  张一川 ,  何晓强 ,  王鑫华 ,  刘新宇

IPC: H01L21/28

Abstract: 本发明提供一种栅极结构的制备方法，该制备方法包括：在基片上涂第一光刻胶，形成第一光刻层；在第一光刻层上形成第一刻蚀窗口，第一刻蚀窗口定义基础栅极结构的形状和位置；在第一刻蚀窗口内形成基础栅极结构；涂覆第二光刻胶，形成第二光刻层，第二光刻层覆盖基础栅极结构；去除基础栅极结构正上方的第二光刻胶，形成第二刻蚀窗口，第二刻蚀窗口定义加厚栅极结构的形状和位置；利用化学镀金法在第二刻蚀窗口内形成加厚栅极结构；清除基片上所有的光刻胶。本发明能够在增加栅极厚度的同时，降低器件的制备成本，提高器件的成品率。

公开(公告)号：CN115966603A

公开(公告)日：2023-04-14

申请号：CN202111177142.1

申请日：2021-10-09

Applicant: 中国科学院微电子研究所

Inventor： 何晓强 ,  魏珂 ,  刘果果 ,  郑英奎 ,  黄森 ,  王鑫华 ,  张一川 ,  张昇 ,  张睿哲

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/335

Abstract: 本发明涉及一种高线性HEMT器件及其制备方法，旨在提高HEMT器件的线性度，从结构优化的途径来尽量避免因器件非线性因素所带来的跨导滚降，以及跨导导数变化过大造成跨导尖峰现象等非线性问题。本发明的第一方面提供一种高线性HEMT器件，包括：衬底，以及在所述衬底上由下至上依次堆叠的成核层、缓冲层、势垒层和钝化层；其中，所述钝化层设有栅槽，所述栅槽底部位于所述势垒层中，所述栅槽内设置有栅极；所述栅极的两侧分别设有源极和漏极，源极和漏极均与所述缓冲层欧姆接触；所述栅槽的底部具有以下形状：沿所述栅极的宽度方向，栅槽的底部呈凹凸不平状，由凹单元和凸单元间隔分布，且呈规律的周期性变化分布。

公开(公告)号：CN115132837A

公开(公告)日：2022-09-30

申请号：CN202110321049.7

申请日：2021-03-25

Applicant: 中国科学院微电子研究所

Inventor： 张尚伟 ,  魏珂 ,  张昇 ,  陈晓娟 ,  张一川 ,  郑英奎 ,  黄森 ,  王鑫华 ,  刘新宇

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/423

Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，用于在钝化处理过程中保护异质结构不受损伤，抑制栅极漏电，从而提高半导体器件的良率。所述半导体器件包括：衬底；形成在衬底上的异质结构；异质结构具有源/漏极形成区和栅极形成区；源/漏极形成区和栅极形成区之间具有间隔；形成在源/漏极形成区的源/漏极；形成在栅极形成区和间隔上的钝化保护层；形成在钝化保护层位于栅极形成区的部分上的栅极；覆盖在栅极和钝化保护层上的钝化层；钝化层保护层用于隔离钝化层和异质结构。所述半导体器件的制造方法用于制造所述半导体器件。