-
公开(公告)号：CN114843345B
公开(公告)日：2024-09-06
申请号：CN202210471719.8
申请日：2022-04-29
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L21/336 , H01L29/51 , H10N70/00 , G06N3/063
Abstract: 本发明公开了一种神经元晶体管，包括：衬底，衬底形成有沟道区、源区和漏区，源区和漏区分别设置在沟道区的两端；分别形成在源区和漏区上的源电极和漏电极；第一栅介质层，覆盖在沟道区上；多个相变内栅，设置在第一栅介质层上，每个相变内栅适用于用做记忆电阻并与沟道区之间形成内栅电容，以在输入电压脉冲信号的调控下模拟神经元晶体管的突触，调节输入电压脉冲信号的权重；第二栅介质层，覆盖在第一栅介质层和相变内栅上，第二栅介质层在相变内栅上形成有多个内栅接触孔和外栅接触孔；多个内栅电极，设置在第二介质层上，通过内栅接触孔与相变内栅相连接，以接受输入电压脉冲信号；金属外栅，用于覆盖在第二栅介质层，通过外栅接触孔与相变内栅相连，以与相变内栅协作形成电阻‑电容并联结构。
-
公开(公告)号：CN114843345A
公开(公告)日：2022-08-02
申请号：CN202210471719.8
申请日：2022-04-29
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L21/336 , H01L29/51 , H01L45/00 , G06N3/063
Abstract: 本发明公开了一种神经元晶体管，包括：衬底，衬底形成有沟道区、源区和漏区，源区和漏区分别设置在沟道区的两端；分别形成在源区和漏区上的源电极和漏电极；第一栅介质层，覆盖在沟道区上；多个相变内栅，设置在第一栅介质层上，每个相变内栅适用于用做记忆电阻并与沟道区之间形成内栅电容，以在输入电压脉冲信号的调控下模拟神经元晶体管的突触，调节输入电压脉冲信号的权重；第二栅介质层，覆盖在第一栅介质层和相变内栅上，第二栅介质层在相变内栅上形成有多个内栅接触孔和外栅接触孔；多个内栅电极，设置在第二介质层上，通过内栅接触孔与相变内栅相连接，以接受输入电压脉冲信号；金属外栅，用于覆盖在第二栅介质层，通过外栅接触孔与相变内栅相连，以与相变内栅协作形成电阻‑电容并联结构。
-
公开(公告)号：CN111399117B
公开(公告)日：2021-02-02
申请号：CN202010369829.4
申请日：2020-04-30
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种混合集成的氮化硅微环谐振腔及其制备方法，其中，该氮化硅微环谐振腔包括：氮化硅波导；氮化硅微环谐振腔，设置与氮化硅波导形成耦合连接；楔形垂直耦合器，包括：氮化硅布拉格光栅耦合器，通过一楔形耦合器与氮化硅波导相连接，多晶硅楔形耦合结构，设置于氮化硅布拉格光栅耦合器和/或楔形耦合器上，以及III‑V族楔形耦合结构，设置于多晶硅楔形耦合结构上；III‑V族波导，设置与III‑V族楔形耦合结构相连接。本发明提供的该氮化硅微环谐振腔，可以实现III‑V族波导与氮化硅波导之间的垂直耦合。所设计的混合集成微环谐振腔具有低损耗、高偏振抑制比、高可集成度、制备工艺简单等综合优势。
-
公开(公告)号：CN110491940B
公开(公告)日：2021-02-02
申请号：CN201910772038.3
申请日：2019-08-20
Applicant: 中国科学院半导体研究所
IPC: H01L29/778 , H01L21/265 , H01L21/335
Abstract: 一种基于共振隧穿的纳米线晶体管，该纳米线晶体管包括：SOI衬底、隧穿势垒结构、源区、漏区、纳米线、栅极、源电极、漏电极、栅电极和绝缘介质层。隧穿势垒结构位于SOI衬底的埋氧化层上，源区、漏区和纳米线通过刻蚀SOI衬底的顶层硅形成，纳米线位于源区和漏区之间，源区、漏区和纳米线之间不直接连接，通过隧穿势垒结构相连接，绝缘介质层形成于源区、漏区和纳米线表面，栅极形成于纳米线上方的绝缘介质层上，源电极形成于源区上，漏电极形成于漏区上，栅电极形成于栅极上。本发明公开的基于共振隧穿的纳米线晶体管的结构及其制备方法，减小亚阈值斜率，可以实现较大的导通电流和较小的源漏接触电阻。
-
公开(公告)号：CN105070763B
公开(公告)日：2017-10-03
申请号：CN201510433864.7
申请日：2015-07-22
Applicant: 中国科学院半导体研究所
IPC: H01L29/786 , H01L21/336
Abstract: 一种SOI叉指结构衬底的III‑V族材料沟道薄膜晶体管，包括：一SOI衬底，其顶层硅上的一侧包括一源区，另一侧为漏区，中间为叉指结构的硅亚微米线；一绝缘介质层制作在该源区和漏区的表面，该源区和漏区上的绝缘介质层上分别开有电极窗口；一III‑V族材料薄膜制作在叉指结构的硅亚微米线上；一栅介质层制作在该III‑V族材料薄膜的表面；一源电极制作在该源区电极窗口内，该源电极与SOI衬底的顶层硅接触；一漏电极制作在该漏区介质层窗口内，该漏电极与SOI衬底的顶层硅接触；以及一栅电极，该栅电极制作于栅介质层上。本发明可以实现平面薄膜晶体管的制备。
-
Patent Agency Ranking
公开(公告)号：CN102437182A
公开(公告)日：2012-05-02
申请号：CN201110392863.4
申请日：2011-12-01
Applicant: 中国科学院半导体研究所
IPC: H01L29/778 , H01L29/423 , H01L21/335 , H01L21/28
Abstract: 一种SiO2/SiN双层钝化T型栅AlGaN/GaN HEMT，包括：一衬底，在衬底上依次生长GaN缓冲层、GaN本征层和AlGaN势垒层；源漏电极，该源漏电极制作在势垒层上面的两侧；一下钝化层，制作在源漏电极之间及势垒层的上面；一上钝化层，制作在源漏电极之间及下钝化层的上面；其中该下钝化层和上钝化层的中间有一条形栅槽；一栅电极，其断面为T形，制作在该下钝化层和上钝化层的条形栅槽内，栅电极上部高于上钝化层的表面。
-
公开(公告)号：CN102157361A
公开(公告)日：2011-08-17
申请号：CN201010605875.6
申请日：2010-12-15
Applicant: 中国科学院半导体研究所
Abstract: 一种利用光子束超衍射技术制备半导体T型栅电极的方法，包括如下步骤：步骤1：在待制备T型栅的样品上面淀积介质钝化层；步骤2：在介质钝化层上涂覆抗蚀剂；步骤3：利用光子束超衍射纳米加工技术，在抗蚀剂上曝光，显影，定影，形成栅足图形；步骤4：用RIE刻蚀技术，将栅足图形下面的介质钝化层刻蚀，形成沟槽；步骤5：将残余的抗蚀剂洗去，在介质钝化层上涂覆光刻胶；步骤6：利用光子束超衍射纳米加工技术，在光刻胶上曝光，显影，定影，形成栅头图形；步骤7：在光刻胶上蒸发栅极金属；步骤8：去除光刻胶，在介质钝化层的沟槽和栅头图形上形成三维T型的金属电极。
-
公开(公告)号：CN101359683B
公开(公告)日：2011-05-04
申请号：CN200710119834.4
申请日：2007-08-01
Applicant: 中国科学院半导体研究所
IPC: H01L29/772 , H01L21/335
Abstract: 本发明公开了一种具有双量子点接触结构的硅基单电子器件，包括：在SOI衬底上由顶层硅制作的硅源极导电台阶、硅漏极导电台阶、硅库仑岛和侧栅电极欧姆导电台阶，硅库仑岛位于硅源极导电台阶和硅漏极导电台阶之间，通过量子点接触与硅源极导电台阶及硅漏极导电台阶连接，形成品字形状；位于硅库仑岛另一侧的侧栅电极欧姆导电台阶，用于控制硅库仑岛的电荷存储；位于硅源极欧姆导电台阶上的源极金属电极和位于硅漏极欧姆导电台阶上的漏极金属电极；位于侧栅电极欧姆导电台阶上的侧栅极金属电极。本发明同时公开了一种制作具有双量子点接触结构的硅基单电子器件的方法。利用本发明，实现了硅基单电子器件批量地具有稳定控制单电子输运的能力。
-
公开(公告)号：CN101364594A
公开(公告)日：2009-02-11
申请号：CN200710120102.7
申请日：2007-08-09
Applicant: 中国科学院半导体研究所
Inventor： 韩伟华
IPC: H01L27/02 , H01L29/772 , H01L29/423 , G06N3/06
Abstract: 一种硅基单电子神经元量子电路，该电路包括：一单电子突触电路单元，由围栅型硅基单电子器件实现权值的存储，对并行输入的信号进行加权求和；一单电子阈值门限电路单元，该单电子阈值门限电路单元的输入端与单电子突触电路单元的求和结点相联，该求和结点电压触发由侧栅型硅基单电子器件构成反相器结构，实现限幅函数输出；一反馈电路单元，该反馈电路单元的输入端与单电子阈值门限电路单元的输出端相联，其输出端与单电子突触电路单元的控制栅极相联，将阈值门限电路单元的输出信号反馈回单电子突触电路单元，调节存储的权值以及求和结点电压。
-
公开(公告)号：CN101359683A
公开(公告)日：2009-02-04
申请号：CN200710119834.4
申请日：2007-08-01
Applicant: 中国科学院半导体研究所
IPC: H01L29/772 , H01L21/335
Abstract: 本发明公开了一种具有双量子点接触结构的硅基单电子器件，包括：在SOI衬底上由顶层硅制作的硅源极导电台阶、硅漏极导电台阶、硅库仑岛和侧栅电极欧姆导电台阶，硅库仑岛位于硅源极导电台阶和硅漏极导电台阶之间，通过量子点接触与硅源极导电台阶及硅漏极导电台阶连接，形成品字形状；位于硅库仑岛另一侧的侧栅电极欧姆导电台阶，用于控制硅库仑岛的电荷存储；位于硅源极欧姆导电台阶上的源极金属电极和位于硅漏极欧姆导电台阶上的漏极金属电极；位于侧栅电极欧姆导电台阶上的侧栅极金属电极。本发明同时公开了一种制作具有双量子点接触结构的硅基单电子器件的方法。利用本发明，实现了硅基单电子器件批量地具有稳定控制单电子输运的能力。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.027 seconds)
