公开(公告)号：CN104992972B

公开(公告)日：2017-10-24

申请号：CN201510245793.8

申请日：2015-05-14

Applicant: 中国科学院半导体研究所

Inventor： 洪文婷 ,  韩伟华 ,  吕奇峰 ,  杨富华

IPC: H01L29/775 ,  H01L21/335 ,  H01L21/02

Abstract: 一种基于SOI衬底的横向纳米线叉指结构晶体管，包括：一SOI衬底；一源区、一漏区和多根硅纳米线，该多根硅纳米线位于SOI衬底的顶层硅上，交替连接该源区和漏区并形成叉指结构；多根III‑V族纳米线桥接在多根硅纳米线的侧壁硅晶面上；一SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面；一绝缘介质层制作于该多根III‑V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III‑V族纳米线；一源电极制作于该源区的上面；一漏电极制作于该漏区的上面；以及一栅电极制作于该多根硅纳米线和多根III‑V族纳米线上，包裹住该多根硅纳米线和多根III‑V族纳米线。本发明可以提高III‑V族纳米线的成核率。

公开(公告)号：CN105070763A

公开(公告)日：2015-11-18

申请号：CN201510433864.7

申请日：2015-07-22

Applicant: 中国科学院半导体研究所

Inventor： 吕奇峰 ,  韩伟华 ,  洪文婷 ,  杨富华

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L29/66742

Abstract: 一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，包括：一SOI衬底，其顶层硅上的一侧包括一源区，另一侧为漏区，中间为叉指结构的硅亚微米线；一绝缘介质层制作在该源区和漏区的表面，该源区和漏区上的绝缘介质层上分别开有电极窗口；一III-V族材料薄膜制作在叉指结构的硅亚微米线上；一栅介质层制作在该III-V族材料薄膜的表面；一源电极制作在该源区电极窗口内，该源电极与SOI衬底的顶层硅接触；一漏电极制作在该漏区介质层窗口内，该漏电极与SOI衬底的顶层硅接触；以及一栅电极，该栅电极制作于栅介质层上。本发明可以实现平面薄膜晶体管的制备。

公开(公告)号：CN104992972A

公开(公告)日：2015-10-21

申请号：CN201510245793.8

申请日：2015-05-14

Applicant: 中国科学院半导体研究所

Inventor： 洪文婷 ,  韩伟华 ,  吕奇峰 ,  杨富华

IPC: H01L29/775 ,  H01L21/335 ,  H01L21/02

CPC classification number: H01L29/775 ,  H01L21/02603 ,  H01L29/66469

Abstract: 一种基于SOI衬底的横向纳米线叉指结构晶体管，包括：一SOI衬底；一源区、一漏区和多根硅纳米线，该多根硅纳米线位于SOI衬底的顶层硅上，交替连接该源区和漏区并形成叉指结构；多根III-V族纳米线桥接在多根硅纳米线的侧壁硅晶面上；一SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面；一绝缘介质层制作于该多根III-V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III-V族纳米线；一源电极制作于该源区的上面；一漏电极制作于该漏区的上面；以及一栅电极制作于该多根硅纳米线和多根III-V族纳米线上，包裹住该多根硅纳米线和多根III-V族纳米线。本发明可以提高III-V族纳米线的成核率。

公开(公告)号：CN105070763B

公开(公告)日：2017-10-03

申请号：CN201510433864.7

申请日：2015-07-22

Applicant: 中国科学院半导体研究所

Inventor： 吕奇峰 ,  韩伟华 ,  洪文婷 ,  杨富华

IPC: H01L29/786 ,  H01L21/336

Abstract: 一种SOI叉指结构衬底的III‑V族材料沟道薄膜晶体管，包括：一SOI衬底，其顶层硅上的一侧包括一源区，另一侧为漏区，中间为叉指结构的硅亚微米线；一绝缘介质层制作在该源区和漏区的表面，该源区和漏区上的绝缘介质层上分别开有电极窗口；一III‑V族材料薄膜制作在叉指结构的硅亚微米线上；一栅介质层制作在该III‑V族材料薄膜的表面；一源电极制作在该源区电极窗口内，该源电极与SOI衬底的顶层硅接触；一漏电极制作在该漏区介质层窗口内，该漏电极与SOI衬底的顶层硅接触；以及一栅电极，该栅电极制作于栅介质层上。本发明可以实现平面薄膜晶体管的制备。

公开(公告)号：CN105185823A

公开(公告)日：2015-12-23

申请号：CN201510490086.5

申请日：2015-08-11

Applicant: 中国科学院半导体研究所

Inventor： 马刘红 ,  韩伟华 ,  付英春 ,  洪文婷 ,  吕奇峰 ,  杨富华

IPC: H01L29/66 ,  H01L29/06 ,  H01L29/423 ,  H01L21/683 ,  B82Y40/00

CPC classification number: H01L29/66522 ,  B82Y40/00 ,  H01L21/6836 ,  H01L29/0673 ,  H01L29/4236 ,  H01L29/66568 ,  H01L2221/68386

Abstract: 本发明涉及晶体管的制备方法，特别涉及一种围栅无结纳米线晶体管的制备方法。采用MOCVD在III-V族材料上外延生长掺杂的纳米线阵列，并通过热剥离胶带和固定面板将纳米线转移，在硅基衬底上制备围栅结构的无结纳米线晶体管。本发明提供的这种围栅无结纳米线晶体管的制备方法，可以实现III-V族材料纳米线与平面硅工艺的兼容，同时有效抑制迁移率退化，提升晶体管的电流驱动能力。

公开(公告)号：CN104934479A

公开(公告)日：2015-09-23

申请号：CN201510236328.8

申请日：2015-05-11

Applicant: 中国科学院半导体研究所

Inventor： 洪文婷 ,  韩伟华 ,  吕奇峰 ,  杨富华

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/762 ,  H01L21/02 ,  H01L29/66 ,  B82Y40/00

CPC classification number: H01L29/78 ,  B82Y40/00 ,  H01L21/02488 ,  H01L21/7624 ,  H01L29/0684 ,  H01L29/1033 ,  H01L29/66469

Abstract: 一种基于SOI衬底的III-V族纳米线平面晶体管及制备方法，该晶体管，包括：一SOI衬底；一源区和一漏区，该源区和漏区形成在SOI衬底上；多根III-V族纳米线，该多根III-V族纳米线连接源区与漏区；一SiO2缓冲层，该SiO2缓冲层制作于该源区与漏区的表面；一绝缘介质层，该绝缘介质层制作于该多根III-V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III-V族纳米线；一源电极，该源电极制作于该源区的上面；一漏电极，该漏电极制作于该漏区的上面；以及一栅电极，该栅电极制作于该源区与漏区之间的多根III-V族纳米线上，包裹住该多根III-V族纳米线。本发明可实现平面纳米线晶体管的制备。