一种半导体器件及其制造方法
    1.
    发明公开

    公开(公告)号:CN118053906A

    公开(公告)日:2024-05-17

    申请号:CN202410079537.5

    申请日:2024-01-18

    Abstract: 本发明公开了一种半导体器件及其制造方法,通过在半导体器件的势阱区下增加一层具有极高少数载流子迁移率的少数载流子输运层,且所述少数载流子输运层通过过体电极通孔与体电极电连接,并在工作状态时接地,极大增强了半导体器件由碰撞电离产生的电子‑空穴对中少数载流子的输运效率,因此可以避免半导体器件在4K低温下工作时由于载流子冻结效应导致少数载流子在衬底累积引起的翘曲效应、迟滞效应等电特性变化,使半导体器件在4K低温下表现出与室温时类似的电特性。

    一种电流补偿电路、电流补偿方法及超薄柔性芯片

    公开(公告)号:CN115129103B

    公开(公告)日:2024-03-22

    申请号:CN202210692865.3

    申请日:2022-06-17

    Abstract: 本发明提供一种基于CMOS器件的电流补偿电路、电流补偿方法及超薄柔性芯片,电流补偿电路包括第一级CMOS模块、检测及反馈模块、第二级CMOS模块;本发明通过“第一级CMOS模块+检测及反馈模块+第二级CMOS模块”的结构设计,基于第一级CMOS模块能对沿第一方向的单轴弯曲应力作用下待补偿CMOS器件的工作电流变化量进行补偿调节,基于第一级CMOS模块和第二级CMOS模块能对沿第二方向的单轴弯曲应力作用下待补偿CMOS器件的工作电流变化量进行补偿调节,对外输出稳定的工作电流,可使得超薄柔性芯片中的CMOS器件始终保持稳定的电信号输出,可解决因第一方向或者第二方向的弯曲形变应力而导致的器件参数漂移和性能退化问题,提升了超薄柔性芯片的性能稳定性。

    一种存储器件的制备方法及存储器件

    公开(公告)号:CN116075158A

    公开(公告)日:2023-05-05

    申请号:CN202310178238.2

    申请日:2023-02-28

    Abstract: 本发明提供一种存储器件的制备方法及存储器件,通过电输运层刻蚀成写入线与读取线,且写入线与读取线呈十字交叉结构,在交叉区域上使用磁性金属薄膜和反铁磁金属薄膜性形成磁性耦合结构,与下层的电输运层和上层的金属保护层之间形成异质结结构的存储器;在写入线中通入大电流时,可以通过SOT作用固定磁性耦合结构中磁性金属薄膜的磁矩方向;其后在写入线中通入小电流时,会在读取线两端产生电势差,从而可以读取电阻状态。相当于写入线通过金属导线与一个MOS晶体管的源极电极电连接,通过控制MOS管栅极电压状态和漏极电压状态,即可进行存储器的写入和读取操作。所以,本发明的工艺复杂度和制造成本较低,具有明显的优势和广泛的应用前景。

    基于CMOS器件的电流补偿电路、电流补偿方法及超薄柔性芯片

    公开(公告)号:CN115129103A

    公开(公告)日:2022-09-30

    申请号:CN202210692865.3

    申请日:2022-06-17

    Abstract: 本发明提供一种基于CMOS器件的电流补偿电路、电流补偿方法及超薄柔性芯片,电流补偿电路包括第一级CMOS模块、检测及反馈模块、第二级CMOS模块;本发明通过“第一级CMOS模块+检测及反馈模块+第二级CMOS模块”的结构设计,基于第一级CMOS模块能对沿第一方向的单轴弯曲应力作用下待补偿CMOS器件的工作电流变化量进行补偿调节,基于第一级CMOS模块和第二级CMOS模块能对沿第二方向的单轴弯曲应力作用下待补偿CMOS器件的工作电流变化量进行补偿调节,对外输出稳定的工作电流,可使得超薄柔性芯片中的CMOS器件始终保持稳定的电信号输出,可解决因第一方向或者第二方向的弯曲形变应力而导致的器件参数漂移和性能退化问题,提升了超薄柔性芯片的性能稳定性。

    屏蔽栅沟槽MOSFET的元胞结构及其制作方法

    公开(公告)号:CN119653842A

    公开(公告)日:2025-03-18

    申请号:CN202411866043.8

    申请日:2024-12-18

    Abstract: 本发明公开了一种屏蔽栅沟槽MOSFET的元胞结构及其制作方法,屏蔽栅沟槽MOSFET的元胞结构包括衬底、漂移区和层间介质层,所述漂移区上设置有深沟槽,所述深沟槽中设置有屏蔽栅、中间氧化物层和控制栅;所述漂移区的上部通过注入形成有体区和源区,所述层间电介质设置有贯穿源区并伸入体区的源极接触孔,所述源极接触孔的侧壁和底部均通过注入形成有高掺杂接触区;所述源极接触孔的下方通过高能离子注入形成有电荷平衡区。本发明中,通过设置电荷平衡区可以在屏蔽栅沟槽MOSFET器件处于反偏状态下时增强屏蔽栅对相邻的漂移区的横向耗尽,减低了器件的比导通电阻,加快了外延层漂移区耗尽,提升了器件的可靠性和抗辐照性能。

Patent Agency Ranking