公开(公告)号：CN119208146A

公开(公告)日：2024-12-27

申请号：CN202411349540.0

申请日：2024-09-26

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 何悦 ,  谭开洲 ,  肖添 ,  李孝权 ,  张培健

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40

Abstract: 本发明公开了一种高压超结VDMOS器件终端结构及其制作方法，包括：在重掺杂导电衬底上生长外延层；在外延层顶部形成过渡氧化层；在外延层顶部区域注入形成第一掺杂区域、第二掺杂区域和第三掺杂区域；在外延层上刻蚀形成多组终端沟槽；在终端沟槽的侧壁形成垂直场板电介质层；对终端沟槽进行填充形成垂直电阻场板；在外延区顶部形成水平电阻场板；形成漏极金属电极、源极金属电极和浮空金属电极。本发明中，终端结构采用了超结、场板、场截止环等技术，通过水平电阻场板可以给垂直电阻场板和第二掺杂区域提供低电位，通过设置截止环可以有效减小电阻场板底部的电场尖峰，大大减小了平面终端面积，实现了器件的小型化。

公开(公告)号：CN116207129A

公开(公告)日：2023-06-02

申请号：CN202310306813.2

申请日：2023-03-27

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 谭开洲 ,  肖添 ,  李孝权

IPC: H01L29/06

Abstract: 本申请提供一种超结终端耐压器件，包括：有源区和漂移区，其中所述漂移区包括角终端和边终端；有源区等效PN主结区，设置于所述有源区和所述漂移区之间；多个杂质电荷补偿柱，每个所述杂质电荷补偿柱的全部或部分由所述有源区等效PN主结区向所述漂移区的角终端倾斜或折线延伸，各所述杂质电荷补偿柱相互平行且间隔设置。本申请通过在漂移区设置倾斜向角终端的杂质电荷补偿柱，可有效改善有源区边缘等效主PN结边界曲率效应，结构简单，更便于工艺制作，可降低制作成本。

公开(公告)号：CN116029184A

公开(公告)日：2023-04-28

申请号：CN202310166000.8

申请日：2023-02-23

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 魏佳男 ,  张培健 ,  徐学良 ,  傅婧 ,  陈仙 ,  易孝辉 ,  谭开洲 ,  洪敏

IPC: G06F30/25 ,  G06F111/10

Abstract: 本发明提供一种单粒子效应敏感区域确定方法及系统，该方法包括：利用重离子微束对待测半导体器件进行逐点扫描，根据逐点扫描结果绘制单粒子效应敏感区域平面图；再基于单粒子效应敏感区域平面图计算单粒子效应敏感区域的表面积，同时获取预先或实时基于待测半导体器件构建的三维数值仿真模型，并基于三维数值仿真模型确定出单粒子效应敏感区域的深度；最后将单粒子效应敏感区域的表面积和深度进行结合，得到待测半导体器件的单粒子效应敏感区域。由此可知，本发明可以确定出待测半导体的单粒子效应敏感区域表面积和深度。本发明通过数值仿真方法缓解了重离子实验机时短缺、费用昂贵的问题，大幅提高实验效率，节约了实验成本。

公开(公告)号：CN115241131A

公开(公告)日：2022-10-25

申请号：CN202210935982.8

申请日：2022-08-05

Applicant: 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 殷万军 ,  杨永晖 ,  刘玉奎 ,  钟怡 ,  朱坤峰 ,  龚榜华 ,  曹依琳 ,  谭开洲 ,  黄磊

IPC: H01L21/8238 ,  H01L23/522 ,  H01L27/092

Abstract: 本发明公开多层栅模拟CMOS工艺边缘应力优化集成方法和低电压系数多晶电容器，方法步骤包括：1)形成低电压系数集成双多晶电容器区的N型阱，在N型阱以外区域形成自对准P型阱；2)淀积低电压系数集成双多晶电容器下电极多晶膜层；3)淀积双多晶电容器第一层介质，并实现双多晶电容器下电极边缘保护层制作；4)淀积电容器介质层，并完成电容器介质层结构制作；低电压系数多晶电容器包括P型衬底、P型外延层、N型阱、自对准P型阱、场氧化层、牺牲氧化层、栅氧化层、多晶膜层、二氧化硅介质层、电容介质层、低介电系数填充膜层、金属互连膜层、顶层金属键合区外保护介质钝化层；本专利改善了双多晶电容器的边缘效应，降低了可集成双多晶电容器的机械应力。

公开(公告)号：CN114792717A

公开(公告)日：2022-07-26

申请号：CN202110101143.1

申请日：2021-01-26

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 谭开洲 ,  蒋和全 ,  张培健 ,  肖添 ,  钟怡 ,  王健安 ,  王育新 ,  杨永晖 ,  崔伟 ,  张霞 ,  黄东

IPC: H01L29/06 ,  H01L29/739

Abstract: 本发明提供了一种半导体改进结构及功率半导体器件，在现有半导体元胞结构的基础上，于漂移区旁增设一个由高介电常数介质形成的类金属场板，通过该类金属场板调制导通态漂移区电导和截止态高压阻断电场分布，能获得更高的击穿电压；同时，其工艺相对其他现有高压低漂移区导通电阻半导体元胞结构更容易实现，降低了同样的电压因电荷失配导致的损失，包括介质层电荷引起的失配，这对降低工艺实施难度和工艺能力的要求，提高成品率有很大冗余度和好处，同时也提高了该结构工作的稳定性。

公开(公告)号：CN110212044B

公开(公告)日：2021-07-20

申请号：CN201910513109.8

申请日：2019-06-13

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 谭开洲 ,  崔伟 ,  张霞 ,  张静 ,  陈仙 ,  唐昭焕 ,  吴雪 ,  张培健

IPC: H01L31/0352 ,  H01L31/103 ,  H01L31/18

Abstract: 本发明公开了一种深槽半导体光探测结构及其制造方法，其中，所述深槽半导体光探测结构包括半导体材料，所述半导体材料为第一导电杂质类型，在所述半导体材料的上表面向下开设欧姆接触掺杂区和多个深槽，所述欧姆接触掺杂区为具有第一导电杂质类型的掺杂区，所述深槽向其槽壁外扩散形成具有第二导电杂质类型的深槽扩散区，深槽扩散区在半导体材料里形成PN结，所述深槽位置形成具有第二导电杂质类型的深槽填充区，所述深槽填充区和深槽扩散区作为光探测电极A，欧姆接触掺杂区作为光探测电极B，本发明可以避免使用价格较贵且不易获得的极低掺杂的高阻半导体材料，并大幅度降低光探测反向偏置电压，降低相关偏置电压电路复杂度和难度。

公开(公告)号：CN112349785A

公开(公告)日：2021-02-09

申请号：CN202011232183.1

申请日：2020-11-06

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 谭开洲 ,  肖添 ,  张嘉浩 ,  杨永晖 ,  李孝权 ,  王鹏飞 ,  裴颖 ,  李光波 ,  蒋和全 ,  张培健 ,  邱盛 ,  陈良 ,  崔伟

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L29/40

Abstract: 本发明提供了一种电阻场板电导调制场效应MOS器件及其制备方法，本发明提供的电阻场板电导调制场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制MOS沟道的通断的同时，通过半绝缘电阻场板调节漂移区中的杂质浓度，进而调制导通态漂移区电导和截止态高压阻断电场分布，可以获得更低的导通电阻特性；同时，本发明提供的电阻场板电导调制场效应MOS器件制备方法，在工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件More than Moore(超越摩尔)的发展方向。

公开(公告)号：CN105529369B

公开(公告)日：2019-05-14

申请号：CN201610131447.1

申请日：2016-03-08

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 谭开洲 ,  胡刚毅 ,  唐昭焕 ,  王健安 ,  杨永晖 ,  钟怡 ,  曹阳 ,  刘勇 ,  朱坤峰

IPC: H01L29/861 ,  H01L29/40

Abstract: 本发明提供一种半导体元胞结构和功率半导体器件，其中，该半导体元胞结构包括有高掺杂半导体材料区，外延层，介质绝缘层，半绝缘材料，有源器件区，在所述外延层上还刻蚀有一深槽，所述深槽垂直进入到高掺杂半导体材料区里，于所述深槽内的侧壁上形成有介质绝缘层，且于所述深槽内填有半绝缘材料，半绝缘层顶部电极，在实际应用中可以将上述元胞以结构应用到功率半导体器件中，本发明大大降低了工艺实施难度，放宽了电荷平衡严酷的要求，容忍的电荷失配百分比大致放宽了10倍，同时也提高了器件元胞正常工作的长期可靠性，同时该技术方案结构也相对简单，相同可实施工艺条件下，保持了已有技术方案的主要性能。

公开(公告)号：CN108615682A

公开(公告)日：2018-10-02

申请号：CN201810477302.6

申请日：2018-05-18

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 崔伟 ,  杨永晖 ,  李文 ,  张霞 ,  朱坤峰 ,  黄东 ,  钱呈 ,  谭开洲 ,  梁柳洪 ,  汪璐

IPC: H01L21/331 ,  H01L21/027

Abstract: 本发明公开一种硅锗异质结双极晶体管发射极的制作方法，包括：在衬底表面形成SiGe HBT晶体管基区窗口；在衬底的表面上形成SiGe材料层；在衬底的表面上形成SiGe HBT晶体管发射区窗口；在硅片表面上形成SiGe HBT晶体管多晶发射极；以及形成SiGe HBT晶体管。上述发明通过在第二多晶硅层上增加一层抗反射材料层，减小基区窗口底部和发射极周边台阶侧壁对多晶发射极光刻的反射，从而改善多晶发射极的形貌。同时该抗反射材料层还可以作为第三多晶硅层刻蚀时的停止层，可精确控制第二多晶硅层刻蚀，避免在后续刻蚀中损伤SiGe HBT的外基区材料层。

公开(公告)号：CN107946360A

公开(公告)日：2018-04-20

申请号：CN201710301648.6

申请日：2017-05-02

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 唐昭焕 ,  杨永晖 ,  肖添 ,  谭开洲

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0615 ,  H01L29/66712 ,  H01L29/7802

Abstract: 本发明公开了一种带载流子寿命调节区的功率MOSFET器件及其制造方法，其技术特征在于：包括漏极金属层、重掺杂第一导电类型衬底材料、轻掺杂第一导电类型第一外延层、重掺杂第一导电类型载流子寿命调节区、轻掺杂第一导电类型第二外延层、第二导电类型阱区、重掺杂第一导电类型源区、栅介质层、多晶硅栅介质层、ILD介质层、接触金属层、金属层和钝化介质层。重掺杂第一导电类型载流子寿命调节区位于颈区之下，可以复合很大一部分重粒子辐射产生的电子-空穴对，降低栅氧化层中的峰值电场；具有实现简单、导通电阻低、抗SEGR能力强的优点，可以用于抗辐射加固功率VDMOS器件的设计及制造领域。