公开(公告)号：CN101847602B

公开(公告)日：2014-08-13

申请号：CN200911000290.5

申请日：2009-12-31

Applicant: 三星电子株式会社

Inventor： 金振均 ,  李明范 ,  黄棋铉

IPC: H01L21/82 ,  H01L21/28 ,  H01L21/768 ,  H01L27/10

CPC classification number: H01L27/11582 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565

Abstract: 本发明涉及一种半导体存储器件以及形成半导体存储器件的方法。该方法可以包括形成在衬底上交替堆叠的绝缘层和单元栅层，通过连续地对单元栅层和绝缘层图案化而形成开口，以及在开口中的单元栅层的侧壁上选择性地形成导电屏蔽。

公开(公告)号：CN102194826A

公开(公告)日：2011-09-21

申请号：CN201110059771.4

申请日：2011-03-03

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  李明范 ,  黄棋铉 ,  白昇宰 ,  金重浩

IPC: H01L27/115 ,  H01L23/528 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/11582

Abstract: 本发明公开了一种三维半导体存储装置及其形成方法。非易失性存储装置包括在基底上的非易失性存储单元的串。该非易失性存储单元的串包括在基底上的非易失性存储单元的第一垂直堆叠件和在非易失性存储单元的第一垂直堆叠件上的串选择晶体管。非易失性存储单元的第二垂直堆叠件也设置在所述基底上，接地选择晶体管设置在非易失性存储单元的第二垂直堆叠件上。非易失性存储单元的第二垂直堆叠件邻近于非易失性存储单元的第一垂直堆叠件设置。结掺杂半导体区域设置在基底中。该结掺杂区域将非易失性存储单元的第一垂直堆叠件与非易失性存储单元的第二垂直堆叠件以串联形式电连接，使得这些堆叠件可以作为单个NAND型存储单元的串而工作。

公开(公告)号：CN102290420A

公开(公告)日：2011-12-21

申请号：CN201110164554.1

申请日：2011-06-13

Applicant: 三星电子株式会社

Inventor： 金振均 ,  李明范

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

Abstract: 一种垂直半导体器件及其制造方法，包括在衬底上形成的第一半导体图案以及在第一半导体图案的侧壁上形成的第一栅结构。在第一半导体图案上形成第二半导体图案。在第二半导体图案的侧壁上形成多个层间绝缘层图案。层间绝缘层图案被彼此间隔开以在层间绝缘层图案之间限定沟槽。多个第二栅结构被分别设置在沟槽中。

公开(公告)号：CN102194824A

公开(公告)日：2011-09-21

申请号：CN201010624357.9

申请日：2010-12-31

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  李明范 ,  黄棋铉 ,  白昇宰

IPC: H01L27/115 ,  G11C16/04

CPC classification number: H01L27/11551 ,  G11C5/04 ,  G11C5/063 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582

Abstract: 本发明提供一种三维半导体装置及其操作方法，该三维半导体装置包括二维地布置在基底上的有源图案、三维地布置在有源图案之间的电极、三维地布置在由有源图案和电极限定的交叉点处的存储区域。每个有源图案用作用于电连接形成在距基底高度相同处的两个不同的存储区域的共用电流路径。

公开(公告)号：CN102194826B

公开(公告)日：2015-09-23

申请号：CN201110059771.4

申请日：2011-03-03

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  李明范 ,  黄棋铉 ,  白昇宰 ,  金重浩

IPC: H01L27/115 ,  H01L23/528 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/11582

Abstract: 本发明公开了一种三维半导体存储装置及其形成方法。非易失性存储装置包括在基底上的非易失性存储单元的串。该非易失性存储单元的串包括在基底上的非易失性存储单元的第一垂直堆叠件和在非易失性存储单元的第一垂直堆叠件上的串选择晶体管。非易失性存储单元的第二垂直堆叠件也设置在所述基底上，接地选择晶体管设置在非易失性存储单元的第二垂直堆叠件上。非易失性存储单元的第二垂直堆叠件邻近于非易失性存储单元的第一垂直堆叠件设置。结掺杂半导体区域设置在基底中。该结掺杂区域将非易失性存储单元的第一垂直堆叠件与非易失性存储单元的第二垂直堆叠件以串联形式电连接，使得这些堆叠件可以作为单个NAND型存储单元的串而工作。

公开(公告)号：CN103378167A

公开(公告)日：2013-10-30

申请号：CN201310128627.0

申请日：2013-04-15

Applicant: 三星电子株式会社

Inventor： 李正吉 ,  林泰洙 ,  林炫锡 ,  尹基炫 ,  韩赫 ,  李明范

IPC: H01L29/788 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28 ,  H01L27/115

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11529 ,  H01L29/42332 ,  H01L29/4925 ,  H01L29/4958 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括：衬底；第一多晶硅图案，在该衬底上；金属图案，在该第一多晶硅图案上；以及界面层，在该第一多晶硅图案与该金属图案之间。该界面层可包括从金属－硅氮氧化物层、金属－硅氧化物层以及金属－硅氮化物层的组中选择的至少之一。

公开(公告)号：CN103066075A

公开(公告)日：2013-04-24

申请号：CN201210321795.7

申请日：2012-09-03

Applicant: 三星电子株式会社

Inventor： 李普英 ,  崔钟完 ,  李明范

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L21/76229 ,  H01L21/764 ,  H01L23/528 ,  H01L23/5329 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了半导体器件及其制造方法。所述制造方法包括在衬底上的多个图案之间形成彼此相邻的沟槽；在沟槽中形成第一牺牲层；在多个图案和第一牺牲层上形成具有多个孔的第一多孔绝缘层；以及通过第一多孔绝缘层的多个孔去除第一牺牲层，以在多个图案之间和第一多孔绝缘层下方形成第一空气隙。

公开(公告)号：CN1108805A

公开(公告)日：1995-09-20

申请号：CN94115591.9

申请日：1994-08-30

Applicant: 三星电子株式会社

Inventor： 朴仁善 ,  李明范 ,  洪昌基 ,  金昶圭 ,  郑佑仁

IPC: H01L21/00

CPC classification number: H01L21/02164 ,  C23C16/0245 ,  C23C16/402 ,  C23C16/44 ,  H01L21/02271 ,  H01L21/02315 ,  H01L21/31051 ,  H01L21/31608

Abstract: 一种形成电介质的方法，其中采用了其沉积速率随下层电极性而改变的介电材料，并对导电层和下层电介质进行表面处理以得到不同的电极性，从而利用介电材料在导电层上和在下层电介质上沉积速率的不同来形成电介质。为实行此方法，提供了一种在其基座和气体注入部分之间连接有直流电源的CVD设备。此方法及设备可在低温下运行而且工艺得到了简化，从而获得极好的整平性和沉积特性。

公开(公告)号：CN102194824B

公开(公告)日：2015-09-23

申请号：CN201010624357.9

申请日：2010-12-31

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  李明范 ,  黄棋铉 ,  白昇宰

IPC: H01L27/115 ,  G11C16/04

CPC classification number: H01L27/11551 ,  G11C5/04 ,  G11C5/063 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582

Abstract: 本发明提供一种三维半导体装置及其操作方法，该三维半导体装置包括二维地布置在基底上的有源图案、三维地布置在有源图案之间的电极、三维地布置在由有源图案和电极限定的交叉点处的存储区域。每个有源图案用作用于电连接形成在距基底高度相同处的两个不同的存储区域的共用电流路径。

公开(公告)号：CN101847602A

公开(公告)日：2010-09-29

申请号：CN200911000290.5

申请日：2009-12-31

Applicant: 三星电子株式会社

Inventor： 金振均 ,  李明范 ,  黄棋铉

IPC: H01L21/82 ,  H01L21/28 ,  H01L21/768 ,  H01L27/10

CPC classification number: H01L27/11582 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565

Abstract: 本发明涉及一种半导体存储器件以及形成半导体存储器件的方法。该方法可以包括形成在衬底上交替堆叠的绝缘层和单元栅层，通过连续地对单元栅层和绝缘层图案化而形成开口，以及在开口中的单元栅层的侧壁上选择性地形成导电屏蔽。