-
公开(公告)号：CN1229861C
公开(公告)日：2005-11-30
申请号：CN99120355.0
申请日：1999-09-22
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/28
CPC classification number: H01L27/10894 , H01L27/10814 , H01L27/10852 , H01L27/10882
Abstract: 一种在具有高、低拓朴区域的集成电路上形成布线层的方法，该方法包括以下步骤：在该低拓朴区域，而非该高拓朴区域上，形成一下布线层；接着在至少该低拓朴区域形成一绝缘层；然后在该低拓朴区域和该高拓朴区域上形成一上布线层。本发明还涉及一种集成电路形成的方法及一种集成电路。
-
Patent Agency Ranking
公开(公告)号：CN100416821C
公开(公告)日：2008-09-03
申请号：CN200410055216.4
申请日：2004-06-03
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/66
CPC classification number: H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 一种具有增强测量可靠性的测量图案的半导体器件以及利用该测量图案测量半导体器件的方法。该半导体器件包括具有其中形成有集成电路的芯片区和围绕芯片区的划线区的半导体衬底。该半导体器件还包含：形成于划线区中的测量图案，其具有表面截面区以包含在其中投射测量光束的光束区；和形成于测量图案中以缩减测量图案的表面截面区的虚设图案。虚设图案的表面截面区占光束区的表面截面区的近似5%至近似15%。
-
公开(公告)号：CN1574341A
公开(公告)日：2005-02-02
申请号：CN200410055216.4
申请日：2004-06-03
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/66
CPC classification number: H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 一种具有增强测量可靠性的测量图案的半导体器件以及利用该测量图案测量半导体器件的方法。该半导体器件包括具有其中形成有集成电路的芯片区和围绕芯片区的划线区的半导体衬底。该半导体器件还包含：形成于划线区中的测量图案，其具有表面截面区以包含在其中投射测量光束的光束区；和形成于测量图案中以缩减测量图案的表面截面区的虚设图案。虚设图案的表面截面区占光束区的表面截面区的近似5％至近似15％。
-
公开(公告)号：CN100495648C
公开(公告)日：2009-06-03
申请号：CN200610149294.X
申请日：2006-08-17
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L29/788 , H01L29/423 , H01L29/51 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L27/105 , H01L27/11526 , H01L27/11543 , H01L29/42324
Abstract: 在制造非易失性存储器件的方法中，在基底上形成第一栅绝缘层及导电层，然后部分氧化该导电层形成氧化层图案。通过利用氧化层图案作为蚀刻掩模部分蚀刻该导电层以在第一栅绝缘层上形成浮置栅电极，然后在包括浮置栅电极的基底上形成硅层。氧化该硅层，以在浮置栅电极的侧壁上以及邻近该浮置栅电极的基底的表面部分形成隧道绝缘层和第二栅绝缘层；然后在该隧道绝缘层及该第二栅绝缘层上形成控制栅电极。本发明可以抑制在形成隧道氧化层的热氧化工艺中发生在浮置栅电极上的浮置栅电极的端头轮廓的变化和栅绝缘层的厚度变化。因此，可以改进非易失性存储器件的的数据擦除特征和数据编程特征。
-
公开(公告)号：CN1945798A
公开(公告)日：2007-04-11
申请号：CN200610149294.X
申请日：2006-08-17
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L29/788 , H01L29/423 , H01L29/51 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L27/105 , H01L27/11526 , H01L27/11543 , H01L29/42324
Abstract: 在制造非易失性存储器件的方法中，在基底上形成第一栅绝缘层及导电层，然后部分氧化该导电层形成氧化层图案。通过利用氧化层图案作为蚀刻掩模部分蚀刻该导电层以在第一栅绝缘层上形成浮置栅电极，然后在包括浮置栅电极的基底上形成硅层。氧化该硅层，以在浮置栅电极的侧壁上以及邻近该浮置栅电极的基底的表面部分形成隧道绝缘层和第二栅绝缘层；然后在该隧道绝缘层及该第二栅绝缘层上形成控制栅电极。本发明可以抑制在形成隧道氧化层的热氧化工艺中发生在浮置栅电极上的浮置栅电极的端头轮廓的变化和栅绝缘层的厚度变化。因此，可以改进非易失性存储器件的数据擦除特征和数据编程特征。
-
公开(公告)号：CN1248791A
公开(公告)日：2000-03-29
申请号：CN99120355.0
申请日：1999-09-22
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/28
CPC classification number: H01L27/10894 , H01L27/10814 , H01L27/10852 , H01L27/10882
Abstract: 一种在具有高、低拓朴区域的集成电路上形成布线层的方法,该方法包括以下步骤:在该低拓朴区域,而非该高拓朴区域上,形成一下布线层;接着在至少该低拓朴区域形成一绝缘层;然后在该低拓朴区域和该高拓朴区域上形成一上布线层。本发明还涉及一种集成电路形成的方法及一种集成电路。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
