公开(公告)号：CN100495648C

公开(公告)日：2009-06-03

申请号：CN200610149294.X

申请日：2006-08-17

Applicant: 三星电子株式会社

Inventor： 郑永天 ,  权喆纯 ,  俞在玟 ,  朴在铉 ,  林智云 ,  尹仁丘

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/788 ,  H01L29/423 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11543 ,  H01L29/42324

Abstract: 在制造非易失性存储器件的方法中，在基底上形成第一栅绝缘层及导电层，然后部分氧化该导电层形成氧化层图案。通过利用氧化层图案作为蚀刻掩模部分蚀刻该导电层以在第一栅绝缘层上形成浮置栅电极，然后在包括浮置栅电极的基底上形成硅层。氧化该硅层，以在浮置栅电极的侧壁上以及邻近该浮置栅电极的基底的表面部分形成隧道绝缘层和第二栅绝缘层；然后在该隧道绝缘层及该第二栅绝缘层上形成控制栅电极。本发明可以抑制在形成隧道氧化层的热氧化工艺中发生在浮置栅电极上的浮置栅电极的端头轮廓的变化和栅绝缘层的厚度变化。因此，可以改进非易失性存储器件的的数据擦除特征和数据编程特征。

公开(公告)号：CN1945798A

公开(公告)日：2007-04-11

申请号：CN200610149294.X

申请日：2006-08-17

Applicant: 三星电子株式会社

Inventor： 郑永天 ,  权喆纯 ,  俞在玟 ,  朴在铉 ,  林智云 ,  尹仁丘

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/788 ,  H01L29/423 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11543 ,  H01L29/42324

Abstract: 在制造非易失性存储器件的方法中，在基底上形成第一栅绝缘层及导电层，然后部分氧化该导电层形成氧化层图案。通过利用氧化层图案作为蚀刻掩模部分蚀刻该导电层以在第一栅绝缘层上形成浮置栅电极，然后在包括浮置栅电极的基底上形成硅层。氧化该硅层，以在浮置栅电极的侧壁上以及邻近该浮置栅电极的基底的表面部分形成隧道绝缘层和第二栅绝缘层；然后在该隧道绝缘层及该第二栅绝缘层上形成控制栅电极。本发明可以抑制在形成隧道氧化层的热氧化工艺中发生在浮置栅电极上的浮置栅电极的端头轮廓的变化和栅绝缘层的厚度变化。因此，可以改进非易失性存储器件的数据擦除特征和数据编程特征。

公开(公告)号：CN115548023A

公开(公告)日：2022-12-30

申请号：CN202210340041.X

申请日：2022-03-30

Applicant: 三星电子株式会社

Inventor： 廉泾植 ,  郑永天 ,  李龙圭

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11531

Abstract: 一种集成电路包括：源极区域，布置在衬底的上部中；一对分栅结构，分别在源极区域的相对侧上，其中，所述一对分栅结构中的每一个包括浮栅电极层以及设置在浮栅电极层上的控制栅电极层；擦除栅结构，在源极区域上位于所一对分栅结构之间，并包括擦除栅电极层；一对选择栅结构，分别在一对分栅结构的外侧壁上；以及一对栅极间隔物，其中，每个栅极间隔物设置在一对分栅结构中的一个分栅结构与一对选择栅结构中的一个选择栅结构之间，包括第一栅极间隔物和设置在第一栅极间隔物上的第二栅极间隔物，还设置在一对分栅结构中的所述一个分栅结构的外侧壁上，以及所述第二栅极间隔物的最下端位于比浮栅电极层的上表面低的高度处。

公开(公告)号：CN1787218A

公开(公告)日：2006-06-14

申请号：CN200510056549.3

申请日：2005-02-20

Applicant: 三星电子株式会社

Inventor： 金基喆 ,  郑永天 ,  权赫基

IPC: H01L27/115 ,  H01L27/10 ,  H01L21/8247 ,  H01L21/8234

CPC classification number: H01L29/7883 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11553 ,  H01L29/42336

Abstract: 提供一种非易失存储器件，包括具有在衬底的表面中限定的沟槽中形成的下部分和从下部分突出到衬底表面的上部分的浮置栅极。栅极绝缘层沿着沟槽的内壁形成并插在沟槽和浮置栅极的下部分之间。源区形成在邻接沟槽的第一侧壁的衬底中。控制栅极具有形成在邻接沟槽的第二侧壁的衬底表面上的第一部分和形成在浮置栅极的上部分上方且从第一部分延伸的第二部分。沟槽的第一侧壁与沟槽的第二侧壁相对。栅极间绝缘层形成在浮置栅极的上部分上并插在浮置栅极和控制栅极之间，漏区形成在邻接控制栅极的衬底的表面中并与沟槽的第二侧壁隔开。