公开(公告)号：CN112582006B

公开(公告)日：2025-05-09

申请号：CN202010574057.8

申请日：2020-06-22

Applicant: 三星电子株式会社

Inventor： 崔容赫 ,  南尚完 ,  柳载悳 ,  朴相元 ,  任琫淳

IPC: G11C16/08 ,  G06F12/0882

Abstract: 提供了一种非易失性存储器装置，所述非易失性存储器装置包括第一半导体层、第二半导体层和控制电路。存储器单元阵列包括在第一上基底上的第一垂直结构和在第二上基底上的第二垂直结构，第一垂直结构包括第一子块，第二垂直结构包括第二子块。第二半导体层包括包含地址解码器和页缓冲器电路的下基底。第一垂直结构包括设置有一个或多个通孔的第一过孔区域，通孔穿过第一垂直结构。第一子块被布置在第一过孔区域之间，第二子块被布置在第二过孔区域之间。控制电路基于存储器块是否靠近第一过孔区域将存储器块分组为多个组，并且执行地址重映射。

公开(公告)号：CN109979511B

公开(公告)日：2024-01-19

申请号：CN201811609370.X

申请日：2018-12-27

Applicant: 三星电子株式会社

Inventor： 沈元補 ,  南尚完 ,  赵志虎

IPC: G11C16/16 ,  H01L27/06

Abstract: 公开了一种操作非易失性存储器装置的方法以及擦除数据的方法。一种操作存储器装置的方法包括：响应于指向多个子块内的选择的子块的擦除命令，对其中包括所述多个子块的存储器块内的至少一个牺牲子块执行数据读取操作。然后，对所述至少一个牺牲子块执行软编程操作。该软编程操作之后跟随着擦除所述多个子块内的选择的子块的操作。该擦除选择的子块的操作可包括：向存储器块在其上延伸的基底的体区域提供擦除电压，所述至少一个牺牲子块可被设置在选择的子块与基底之间。

公开(公告)号：CN109119117B

公开(公告)日：2023-11-21

申请号：CN201810668463.3

申请日：2018-06-26

Applicant: 三星电子株式会社

Inventor： 郑原宅 ,  南尚完 ,  朴镇宇 ,  郑宰镛

IPC: G11C16/08 ,  G11C16/10 ,  G11C16/24 ,  H10B41/20

公开(公告)号：CN116110481A

公开(公告)日：2023-05-12

申请号：CN202211399313.X

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 高准英 ,  南尚完 ,  金有世 ,  金喜源

IPC: G11C29/12

Abstract: 提供了一种非易失性存储器设备。非易失性存储器设备包括：存储器单元阵列，其包括多个单元串，每个单元串包括分别连接到字线的存储器单元；页缓冲器电路，其包括分别通过位线连接到存储器单元的页缓冲器，其中，第一页缓冲器通过第一位线连接到第一单元串；控制逻辑电路，其被配置为控制预感应操作在预感应时间段期间将第一位线和第一单元串彼此断开，以便检测第一位线的缺陷，并且控制后感应操作在后感应时间段中将第一位线和第一单元串彼此连接，以便检测字线和第一位线的缺陷；和缺陷检测电路，其被配置为基于感应操作，检测字线的缺陷。

公开(公告)号：CN116013378A

公开(公告)日：2023-04-25

申请号：CN202211294716.8

申请日：2022-10-21

Applicant: 三星电子株式会社

Inventor： 郑凤吉 ,  南尚完 ,  白钟民 ,  田旼奇 ,  郑宇哲 ,  崔允熙

IPC: G11C7/12 ,  G11C8/08 ,  G11C8/10

Abstract: 提供了一种非易失性存储器件，该非易失性存储器件包括：存储单元阵列；第一电压生成器，该第一电压生成器被配置为为该存储单元阵列的每条字线生成字线操作电压；第二电压生成器，该第二电压生成器被配置为生成该存储单元阵列的位线操作电压；以及温度单元，该温度单元被配置为：根据该存储单元阵列的实时温度，从温度范围表中确定温度代码的温度范围，并且基于映射到所确定的温度范围的选择信号来调整该第一电压生成器或该第二电压生成器的供电电压。

公开(公告)号：CN113971983A

公开(公告)日：2022-01-25

申请号：CN202110801399.3

申请日：2021-07-15

Applicant: 三星电子株式会社

Inventor： 朴世桓 ,  金真怜 ,  朴一汉 ,  姜奎满 ,  南尚完

IPC: G11C29/42 ,  G11C29/50

Abstract: 一种非易失性存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储块，每个所述存储块包括连接到多条字线和多条位线的多个存储单元；行译码器，所述行译码器被配置为基于地址在所述多个存储块当中选择一个存储块；电压发生器，所述电压发生器被配置为施加与所述多条字线当中的选定字线和未选字线相对应的字线电压；页面缓冲器，所述页面缓冲器连接到所述多条位线，并且被配置为从与所述多个存储块当中的所选择的存储块的所述选定字线当中的一条字线连接的存储单元读取数据；以及控制逻辑，所述控制逻辑被配置为控制所述行译码器、所述电压发生器和所述页面缓冲器。

公开(公告)号：CN111244105A

公开(公告)日：2020-06-05

申请号：CN201911191924.3

申请日：2019-11-28

Applicant: 三星电子株式会社

Inventor： 任琫淳 ,  南尚完 ,  朴相元 ,  沈相元 ,  全哄秀 ,  崔容赫

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11556 ,  H01L27/11524 ,  H01L27/11548

Abstract: 一种三维半导体存储器装置可以包括：第一堆叠结构块，其包括在衬底上沿第一方向布置的第一堆叠结构；第二堆叠结构块，其包括在衬底上沿第一方向布置的第二堆叠结构；分离结构，其设置在衬底上，位于第一堆叠结构块和第二堆叠结构块之间，并且包括且第一模塑层和第二模塑层；和接触插塞，其穿透分离结构。接触插塞的底表面可以与衬底接触。

公开(公告)号：CN106297878B

公开(公告)日：2019-12-31

申请号：CN201610576999.3

申请日：2011-08-26

Applicant: 三星电子株式会社

Inventor： 尹治元 ,  蔡东赫 ,  朴宰佑 ,  南尚完

IPC: G11C16/04 ,  G11C16/06 ,  G11C16/16

Abstract: 提供一种擦除包括多个存储单元串的非易失性存储器件的方法，多个存储单元串包括第一存储单元串和第二存储单元串。该方法包括：对第一存储单元串中包括的第一存储单元和第二存储单元串中包括的第二存储单元执行第一擦除操作；在执行第一擦除操作之后对第一存储单元执行第一擦除验证操作；在执行第一擦除验证操作之后对第二存储单元执行第二擦除验证操作；在第二擦除验证操作之后对第一存储单元和第二存储单元执行第二擦除操作；以及选择性地再次执行第一擦除验证操作和第二擦除验证操作中的至少一个，其中，第一存储单元中的至少一个和第二存储单元中的至少一个连接到一字线，并且第一存储单元串之一和第二存储单元串之一连接到一位线。

公开(公告)号：CN110021329A

公开(公告)日：2019-07-16

申请号：CN201811423583.3

申请日：2018-11-27

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  郭东勋 ,  金完东 ,  尹治元

IPC: G11C16/08 ,  G11C16/12 ,  G11C16/24

Abstract: 本发明公开了存储器件，所述存储器件包括：存储单元阵列，所述存储单元阵列包括多条字线、在所述多条字线上方的第一串选择线，以及在所述第一串选择线与所述多条字线之间的第二串选择线；以及控制器。在读取连接到所述多条字线中的第一字线的第一存储单元的数据的操作期间，所述控制器向所述第一串选择线供应第一电压并向所述第二串选择线供应第二电压，其中所述第二电压大于所述第一电压。

公开(公告)号：CN108335711A

公开(公告)日：2018-07-27

申请号：CN201711426789.7

申请日：2017-12-25

Applicant: 三星电子株式会社

Inventor： 金完东 ,  朴商秀 ,  朴世桓 ,  南尚完

IPC: G11C8/08

CPC classification number: G11C16/08 ,  G11C16/0483

Abstract: 一种非易失性存储器件执行包括以下步骤的方法：使得非易失性存储器件的就绪/忙碌信号引脚指示非易失性存储器件处于预充电忙碌状态，其中非易失性存储器件不能够执行对其非易失性存储单元的存储器访问操作；将一个或多个字线预充电电压施加到非易失性存储器件的多条字线中的一条或多条选定的字线以对选定的字线进行预充电；以及在预充电操作的至少一部分之后，使得就绪/忙碌信号引脚从指示预充电忙碌状态转变为指示非易失性存储器件处于就绪状态，其中非易失性存储器件能够执行对其非易失性存储单元的存储器访问操作。