公开(公告)号：CN109817266B

公开(公告)日：2024-05-24

申请号：CN201811345556.9

申请日：2018-11-13

Applicant: 三星电子株式会社

Inventor： 朴志胤 ,  金完东 ,  金承范 ,  李德雨 ,  金有世 ,  朴世桓 ,  朴镇宇

IPC: G11C16/34

Abstract: 一种擦除存储设备的方法，所述擦除存储设备的方法包括：在第一擦除时段，对分别连接到多个字线的存储单元执行第一擦除操作，其中，包括在存储块中的存储单元之中的至少一个存储单元没有擦除通过；在第一擦除时段之后，通过向所述多个字线之中的至少一个字线施加验证电压来确定擦除操作速度，并基于确定的擦除操作速度来确定用于每个字线的有效擦除时间；以及在第二擦除时段，基于确定的有效擦除时间，对分别连接到所述多个字线的存储单元执行第二擦除操作。

公开(公告)号：CN116072176A

公开(公告)日：2023-05-05

申请号：CN202211358097.4

申请日：2022-11-01

Applicant: 三星电子株式会社

Inventor： 金有世 ,  南尚完 ,  郑基镐

IPC: G11C11/406 ,  G11C11/40 ,  G11C7/12 ,  G11C7/22 ,  G11C7/10

Abstract: 一种非易失性存储器设备包括：存储器单元阵列，包括三个或更多个平面；第一时钟发生器，生成具有第一周期的第一时钟信号；第二时钟发生器，生成具有随温度变化的第二周期的第二时钟信号；多个时钟转换控制器，输出第一时钟信号和第二时钟信号之一作为参考时钟信号；包括多个位线截断发生器的控制逻辑，所述多个位线截断发生器基于参考时钟信号输出多个位线截断信号；以及多个页缓冲器，根据位线截断信号连接平面的位线和数据锁存节点。

公开(公告)号：CN109817266A

公开(公告)日：2019-05-28

申请号：CN201811345556.9

申请日：2018-11-13

Applicant: 三星电子株式会社

Inventor： 朴志胤 ,  金完东 ,  金承范 ,  李德雨 ,  金有世 ,  朴世桓 ,  朴镇宇

IPC: G11C16/34

Abstract: 一种擦除存储设备的方法，所述擦除存储设备的方法包括：在第一擦除时段，对分别连接到多个字线的存储单元执行第一擦除操作，其中，包括在存储块中的存储单元之中的至少一个存储单元没有擦除通过；在第一擦除时段之后，通过向所述多个字线之中的至少一个字线施加验证电压来确定擦除操作速度，并基于确定的擦除操作速度来确定用于每个字线的有效擦除时间；以及在第二擦除时段，基于确定的有效擦除时间，对分别连接到所述多个字线的存储单元执行第二擦除操作。

公开(公告)号：CN118072774A

公开(公告)日：2024-05-24

申请号：CN202311029260.7

申请日：2023-08-16

Applicant: 三星电子株式会社

Inventor： 金有世 ,  金炯坤 ,  任琫淳

IPC: G11C7/18 ,  G11C8/14 ,  G11C8/10 ,  G11C5/02

Abstract: 非易失性存储器装置包括第一半导体层和第二半导体层。第一半导体层包括字线、位线和存储器单元阵列，存储器单元阵列包括彼此间隔开的一个或多个存储器块、位于一个或多个存储器块之间的一个或多个伪块、以及通孔穿通区域。第二半导体层位于包括控制电路的第一半导体层下方。控制电路基于与通孔穿通区域在第一方向上的相对距离将一个或多个伪块中的每一个划分为直接接触通孔穿通区域的相邻的子块、以及非相邻的子块，并且使用非相邻的子块中的每一个作为子块来存储数据。

公开(公告)号：CN116110481A

公开(公告)日：2023-05-12

申请号：CN202211399313.X

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 高准英 ,  南尚完 ,  金有世 ,  金喜源

IPC: G11C29/12

Abstract: 提供了一种非易失性存储器设备。非易失性存储器设备包括：存储器单元阵列，其包括多个单元串，每个单元串包括分别连接到字线的存储器单元；页缓冲器电路，其包括分别通过位线连接到存储器单元的页缓冲器，其中，第一页缓冲器通过第一位线连接到第一单元串；控制逻辑电路，其被配置为控制预感应操作在预感应时间段期间将第一位线和第一单元串彼此断开，以便检测第一位线的缺陷，并且控制后感应操作在后感应时间段中将第一位线和第一单元串彼此连接，以便检测字线和第一位线的缺陷；和缺陷检测电路，其被配置为基于感应操作，检测字线的缺陷。