非易失性存储器装置和非易失性存储器装置的操作方法

    公开(公告)号:CN116137168A

    公开(公告)日:2023-05-19

    申请号:CN202211433564.5

    申请日:2022-11-16

    Abstract: 公开了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括:存储器单元阵列,包括分别连接到多条字线的多个存储器单元;多个第一传输晶体管,每个第一传输晶体管连接到所述多条字线中的一条字线的一侧;多个第二传输晶体管,每个第二传输晶体管连接到所述多条字线中的一条字线的另一侧;电压生成器,被配置为:生成多个操作电压,并且将所述多个操作电压施加到存储器单元阵列;响应于第一开关控制信号,第一开关电路被配置为将所述多个第一传输晶体管连接到电压生成器;并且响应于第二开关控制信号,第二开关电路被配置为将所述多个第二传输晶体管连接到电压生成器。

    垂直存储器件
    2.
    发明公开
    垂直存储器件 审中-实审

    公开(公告)号:CN115483218A

    公开(公告)日:2022-12-16

    申请号:CN202210644833.6

    申请日:2022-06-08

    Abstract: 一种存储器件,包括:在第一方向和垂直于第一方向的第二方向上延伸的第一衬底,第一衬底包括存储单元区和第一外围电路区;以及第二衬底,包括第二外围电路区,在第一方向和第二方向上延伸,第二衬底在垂直于第一方向和第二方向的第三方向上与第一衬底重叠。该存储器件还包括:存储单元阵列,设置在存储单元区中并且包括在第三方向上延伸的多个垂直沟道结构;设置在第二外围电路区中的外围电路;以及在第三方向上延伸穿过第一外围电路区和第二外围电路区的电阻器。该电阻器包括在第一方向上与多个垂直沟道结构重叠的多个电阻接触结构。

    具有扫描电路和方法的非易失性存储器

    公开(公告)号:CN100555454C

    公开(公告)日:2009-10-28

    申请号:CN200510098019.5

    申请日:2005-09-01

    Inventor: 郑宰镛

    Abstract: 发明人描述和要求保护一种加速的比特扫描非易失性存储器和方法。一种非易失性存储器包括:存储单元阵列,它包括多个存储单元,每个存储单元对应于编程数据;数据扫描单元,用于检测具有第一值的编程数据;以及编程单元,用于响应于所述扫描而编程对应于所述编程数据的所检测部分的所述多个存储单元。

    非易失性存储器以及验证非易失性存储器中的数据的方法

    公开(公告)号:CN1767069A

    公开(公告)日:2006-05-03

    申请号:CN200510099160.7

    申请日:2005-09-09

    Inventor: 郑宰镛

    CPC classification number: G11C16/3436

    Abstract: 提供一种数据验证方法和/或非易失性存储器,用于同时检测非易失性存储器的一个所选择存储单元的数据,以及验证非易失性存储器的一个不同存储单元的前一个检测数据的编程或擦除状态。可以由感测放大器、锁存器、输入/输出缓冲器和编程/擦除验证电路提供同时检测数据和验证编程或擦除状态的功能,所述感测放大器被配置来从非易失性存储器的存储单元感测数据,所述锁存器被配置来存储由感测放大器感测的数据,所述输入/输出缓冲器被配置来存储在锁存器中存储的数据,所述编程/擦除验证电路被配置来当感测放大器正在感测第二存储单元的数据的同时控制感测放大器、锁存器和输入/输出缓冲器向编程/擦除验证电路提供第一存储单元的前一个感测的数据以验证。

    具有扫描电路和方法的非易失性存储器

    公开(公告)号:CN1758378A

    公开(公告)日:2006-04-12

    申请号:CN200510098019.5

    申请日:2005-09-01

    Inventor: 郑宰镛

    Abstract: 发明人描述和要求保护一种加速的比特扫描非易失性存储器和方法。一种非易失性存储器包括:存储单元阵列,它包括多个存储单元,每个存储单元对应于编程数据;数据扫描单元,用于检测具有第一值的编程数据;以及编程单元,用于响应于所述扫描而编程对应于所述编程数据的所检测部分的所述多个存储单元。

    半导体芯片和包括该半导体芯片的半导体封装件

    公开(公告)号:CN118263227A

    公开(公告)日:2024-06-28

    申请号:CN202311760509.1

    申请日:2023-12-20

    Inventor: 刘庄牧 郑宰镛

    Abstract: 公开了一种半导体芯片和一种半导体封装件。该半导体芯片包括:布线结构,其沿着半导体芯片的边缘布置;时钟计数器,其被配置为将测试信号输出到布线结构的第一节点,并且从布线结构的第二节点接收测试信号;以及振荡器,其被配置为将第一时钟信号输出到时钟计数器,其中,时钟计数器被配置为从测试信号被输出到布线结构的第一节点的第一时间到从布线结构的第二节点接收测试信号的第二时间对第一时钟信号的时钟的数量进行计数作为第一计数值,并且基于第一计数值将第一结果信号输出到控制器。

    非易失性存储器以及验证非易失性存储器中的数据的方法

    公开(公告)号:CN1767069B

    公开(公告)日:2012-03-21

    申请号:CN200510099160.7

    申请日:2005-09-09

    Inventor: 郑宰镛

    CPC classification number: G11C16/3436

    Abstract: 提供一种数据验证方法和/或非易失性存储器,用于同时检测非易失性存储器的一个所选择存储单元的数据,以及验证非易失性存储器的一个不同存储单元的前一个检测数据的编程或擦除状态。可以由感测放大器、锁存器、输入/输出缓冲器和编程/擦除验证电路提供同时检测数据和验证编程或擦除状态的功能,所述感测放大器被配置来从非易失性存储器的存储单元感测数据,所述锁存器被配置来存储由感测放大器感测的数据,所述输入/输出缓冲器被配置来存储在锁存器中存储的数据,所述编程/擦除验证电路被配置来当感测放大器正在感测第二存储单元的数据的同时控制感测放大器、锁存器和输入/输出缓冲器向编程/擦除验证电路提供第一存储单元的前一个感测的数据以验证。

Patent Agency Ranking