控制4H-SiC MOS深能级缺陷的方法
    82.
    发明公开

    公开(公告)号:CN118315273A

    公开(公告)日:2024-07-09

    申请号:CN202310025028.X

    申请日:2023-01-09

    Abstract: 本发明提供了一种控制4H‑SiC MOS深能级缺陷的方法,包括:S1,在多个4H‑SiC外延片上氧化制备SiO2栅介质层;S2,将氧化后的4H‑SiC外延片放入快速退火炉中进行真空处理后冲入N2,得到待测样品,将待测样品在预设退火温度下以预设时间进行N2退火处理;S3,在待测样品的正面和背面分别制备金属电极,得到测试样品;S4,对测试样品的缺陷进行测试,确定缺陷能级位置以及缺陷数量;S5,建立预设退火温度与缺陷数量的函数关系,得到预设退火温度对缺陷的影响。

    碳纳米管薄膜晶体管的缺陷测试系统及其测试方法

    公开(公告)号:CN116298768A

    公开(公告)日:2023-06-23

    申请号:CN202310287355.2

    申请日:2023-03-22

    Inventor: 张括 王盛凯 徐杨

    Abstract: 本发明提供了一种碳纳米管薄膜晶体管的缺陷测试方法,其特征在于,包括:利用发光光源模块产生光束;利用监测反馈模块实时监测发光光源模块发射的光束的波长和强度,并反馈至发光光源模块;将发光光源模块发射的光束经分光光纤传输至电学测量模块,照射碳纳米管薄膜晶体管并记录第一阶段对应的电学测试结果,第一阶段对应的电学测试结果包括将发光光源模块发射的光束按不同波段对应的多组电学测试结果;将多个阶段对应的电学测试结果输入至前置数据转换器中,整合成缺陷表征数据库。

    一种r-GeO2薄膜单晶及其生长方法

    公开(公告)号:CN115341276A

    公开(公告)日:2022-11-15

    申请号:CN202211014090.0

    申请日:2022-08-23

    Inventor: 王嘉义 王盛凯

    Abstract: 本发明提供了一种r‑GeO2薄膜单晶的生长方法,包括:A)Ge和GeO2反应,得到气态GeO;B)在含有氧气的氛围下,将所述气态GeO沉积在预处理的r‑TiO2衬底上,加热生长,即得。本发明通过加热Ge和GeO2的混合物,使之反应生成GeO,再对其进行氧化生成GeO2的生长方式,具有生长条件易控、生长速率高以及晶体质量高等优势,拥有非常广泛的研究和应用场景。

    一种基于仿生晶体管的自供电延迟触发器

    公开(公告)号:CN113014237A

    公开(公告)日:2021-06-22

    申请号:CN202110173333.4

    申请日:2021-02-08

    Abstract: 本发明公开了一种基于仿生晶体管的自供电延迟触发器,包括供电模块,用于提供电能;整流模块,与供电模块相连,用于调整电流形态;储能模块,与整流模块相连,用于储存电能;延迟模块,与整流模块、储能模块分别相连,用于提供触发延迟时间,其中,延迟模块至少包括:仿生晶体管。本发明提供的基于仿生晶体管的自供电延迟触发器结构简单,体积小,适用范围广。

    SiC氧化中SiC-SiO2界面碳杂质类型与位置分布的测定方法

    公开(公告)号:CN109540969B

    公开(公告)日:2021-01-05

    申请号:CN201811349359.4

    申请日:2018-11-13

    Abstract: 一种SiC氧化中SiC‑SiO2界面碳杂质类型与位置分布的测定方法,包括:提供一个包含SiC‑Si16O2‑Si18O2或SiC‑Si18O2‑Si16O2结构的SiC衬底样品,所述SiC衬底样品由SiC氧化获得;将所述SiC衬底样品放置在真空腔体中,对所述SiC衬底样品匀速加热,不同温度下SiO2与不同类型的碳杂质反应,生成C16O和C18O,并逐渐从界面脱附进入所述真空腔体中;检测所述真空腔体内的C16O+和C18O+的离子电流;分析C16O+和C18O+离子电流的大小随温度的变化曲线判断碳杂质的类型;分析C16O+和C18O+离子电流的大小随时间的变化关系,确定C16O+和C18O+在样品中的扩散机制,利用扩散方程得到不同位置的碳杂质浓度。本发明的测试方法操作简单,准确度高,为表征和筛选合格碳杂质浓度的SiC衬底提供了新的思路。

    一种控制砷化镓纳米微结构尺寸的方法

    公开(公告)号:CN106783578B

    公开(公告)日:2020-08-25

    申请号:CN201611242713.4

    申请日:2016-12-28

    Abstract: 本发明提供了一种控制砷化镓纳米微结构尺寸的方法,利用控制砷化镓纳米微结构尺寸的装置对砷化镓纳米微结构的尺寸进行控制,把砷化镓纳米微结构置于腔体中;利用热氧化法对所述砷化镓纳米微结构的尺寸进行控制。本发明通过加热氧化方法实现砷化镓纳米微结构尺寸的减小,一方面杜绝了引入杂质离子,另一方面避免了离子刻蚀造成的损伤,且兼具成本低廉的优势,具有非常重要的应用价值和经济价值;本方法的刻蚀速率在0.01纳米每分钟至30纳米每分钟之间,可以实现砷化镓纳米微结构尺寸在亚22纳米及以上节点上的精确控制,具有高精度的控制效果。

    基于驻极体发电机的放电测试装置及其测试方法

    公开(公告)号:CN111413569A

    公开(公告)日:2020-07-14

    申请号:CN202010336344.5

    申请日:2020-04-24

    Abstract: 一种基于驻极体发电机的放电测试装置及其测试方法,基于驻极体发电机的放电测试装置包括:驻极体发电机,用于输出高压直流脉冲;冲击电容,与驻极体发电机连接形成充电回路;测试平台,用于连接一被测器件;火花间隙,与测试平台、冲击电容连接形成放电回路,用于产生稳定波形的浪涌;其中,在测试过程中,通过冲击电容和火花间隙对驻极体发电机输出的高压直流脉冲进行调控,对被测器件提供模拟静电放电测试条件。本发明采用驻极体发电机供电并利用火花间隙击穿模拟自然界中静电对被测器件的释放的情况,用以检测被测器件的可靠性及失效分析。

    一种双栅MOSFET结构及其制备方法

    公开(公告)号:CN106298878B

    公开(公告)日:2019-12-10

    申请号:CN201610862149.X

    申请日:2016-09-28

    Abstract: 本发明公开了一种双栅MOSFET结构及其制备方法,属于半导体集成技术领域。所述双栅MOSFET结构自下而上为第一栅金属层、III‑V族半导体沟道层、III‑V族半导体源漏层、第二栅金属层,所述第一栅金属层和第二栅金属层构成双栅结构;所述III‑V族半导体沟道层和III‑V族半导体源漏层采用III‑V族半导体材料。本发明采用双栅结构可以有效提高MOSFET器件的栅控能力,减小短沟道效应等的影响。本发明采用通孔技术实现背栅结构可以有效减小寄生电容,提高了器件的射频特性。本发明的所述MOSFET结构集成在硅衬底上,可以与其他硅基CMOS集成器件实现单片集成。

    基于两步微波等离子体氧化的碳化硅氧化方法

    公开(公告)号:CN108666206B

    公开(公告)日:2019-08-16

    申请号:CN201810521200.X

    申请日:2018-05-25

    Abstract: 一种基于两步微波等离子体氧化的碳化硅氧化方法,包括:提供碳化硅衬底;将所述碳化硅衬底放置在微波等离子体发生装置中;通入第一含氧气体,产生的氧等离子体以第一升温速度升温到第一温度,在所述第一温度和第一压力下进行低温等离子体氧化;将氧等离子体以第二升温速度升温到第二温度,通入第二含氧气体,在所述第二温度和第二压力下进行高温等离子体氧化,直到生成预定厚度的二氧化硅;停止通入含氧气体,反应结束;其中,第一温度为300‑400℃,第二温度为700‑900℃,所述第一压力为100‑200mTorr,所述第二压力为700‑900mTorr,所述第一升温速度大于所述第二升温速度。本发明可以显著提高碳化硅的氧化效率,有效改善界面质量。

Patent Agency Ranking