-
-
公开(公告)号：CN102916043A
公开(公告)日：2013-02-06
申请号：CN201110221372.3
申请日：2011-08-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/10 , H01L21/335
Abstract: 本发明实施例公开了一种MOS-HEMT器件及其制作方法。所述方法包括：提供衬底，所述衬底上具有异质结结构，所述异质结结构包括：依次位于衬底上的缓冲层、沟道层、势垒层和帽层；在所述帽层上依次形成第一金属层和第一介质层；在所述衬底上形成源极和漏极；依次刻蚀所述第一介质层、第一金属层、帽层和预设厚度的势垒层，形成栅沟槽；在所述衬底上形成第二介质层，所述第二介质层覆盖第一介质层表面，且覆盖所述栅沟槽的底部及侧壁；在栅沟槽内填充栅极材料，从而形成栅极。本发明所提供的MOS-HEMT器件制作方法，可以通过光学光刻形成深亚微米尺寸的栅极，从而可提高生产效率、降低生产成本。
-
公开(公告)号：CN102569399A
公开(公告)日：2012-07-11
申请号：CN201110386816.9
申请日：2011-11-29
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/43 , H01L21/336 , H01L21/283
Abstract: 本发明公开了一种源漏自对准的MOS器件及其制作方法，该源漏自对准的MOS器件包括：单晶衬底层；在该单晶衬底上形成的III-V半导体层；在该III-V半导体层上形成的欧姆接触层；在该欧姆接触层上形成的低K介质层；刻蚀该欧姆接触层与该低K介质层形成栅槽，在该栅槽中形成的由绝缘介质制作的侧墙结构；在形成侧墙结构的外延片上形成的高K栅介质层；在栅槽区域的该高K栅介质层之上形成的栅金属电极；以及以该栅金属电极为掩模刻蚀该高K栅介质层和该低K介质层露出欧姆接触层，在露出的该欧姆接触层上形成的源漏金属电极。本发明减小了源漏的寄生电阻，提高了器件的一致性，提高了器件的射频性能。
-
公开(公告)号：CN102610640A
公开(公告)日：2012-07-25
申请号：CN201110387996.2
申请日：2011-11-29
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/06
Abstract: 本发明公开了一种高驱动电流的III-V族金属氧化物半导体器件，包括：一单晶衬底；一在该单晶衬底上表面形成的缓冲层；一在该缓冲层上表面形成的量子阱底部势垒层；一在该量子阱底部势垒层中形成的平面掺杂层；一在该量子阱底部势垒层上表面形成的高迁移率量子阱沟道；一在该高迁移率量子阱沟道上表面形成的界面控制层；一在该界面控制层上表面形成的高K栅介质和抬高源漏层；一在该高K栅介质上形成的金属栅结构；以及一在该抬高源漏层上形成的源漏接触金属层。本发明利用界面控制层技术钝化MOS界面处的悬挂键，实现低界面态密度，并降低沟道中载流子的散射，提高了沟道层中的二维电子气浓度或二维空穴气浓度，满足了高性能III-V族CMOS技术的要求。
-
-
Patent Agency Ranking
公开(公告)号：CN102496567A
公开(公告)日：2012-06-13
申请号：CN201110429393.4
申请日：2011-12-20
Applicant: 中国科学院微电子研究所
IPC: H01L21/28
Abstract: 本发明公开了一种III-V族半导体镍金属化制造方法，包括：清洗具有外延层的单晶衬底；在该外延层上淀积栅介质层，在该栅介质层上淀积栅金属层；在未被栅介质层及栅金属层覆盖的该外延层之上、栅介质层及栅金属层的侧壁以及栅金属层之上，淀积难融金属层；在该难融金属层上淀积合金金属层；以及快速退火形成合金层，其中该合金层是所述合金金属层穿透所述难融金属层后与该外延层一起合金形成的。本发明通过在金属Ni下面插入一层阻挡层，调控Ni与III-V族半导体反应速率，提高腐蚀液对Ni与Ni合金层的选择比。本发明可以在不增加方阻的前提下改善源漏Ni金属表面形貌，最终达到提高源漏欧姆接触特性的目的。
-
公开(公告)号：CN102916043B
公开(公告)日：2015-07-22
申请号：CN201110221372.3
申请日：2011-08-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/10 , H01L21/335
Abstract: 本发明实施例公开了一种MOS-HEMT器件及其制作方法。所述方法包括：提供衬底，所述衬底上具有异质结结构，所述异质结结构包括：依次位于衬底上的缓冲层、沟道层、势垒层和帽层；在所述帽层上依次形成第一金属层和第一介质层；在所述衬底上形成源极和漏极；依次刻蚀所述第一介质层、第一金属层、帽层和预设厚度的势垒层，形成栅沟槽；在所述衬底上形成第二介质层，所述第二介质层覆盖第一介质层表面，且覆盖所述栅沟槽的底部及侧壁；在栅沟槽内填充栅极材料，从而形成栅极。本发明所提供的MOS-HEMT器件制作方法，可以通过光学光刻形成深亚微米尺寸的栅极，从而可提高生产效率、降低生产成本。
-
公开(公告)号：CN102496567B
公开(公告)日：2013-10-16
申请号：CN201110429393.4
申请日：2011-12-20
Applicant: 中国科学院微电子研究所
IPC: H01L21/28
Abstract: 本发明公开了一种III-V族半导体镍金属化制造方法，包括：清洗具有外延层的单晶衬底；在该外延层上淀积栅介质层，在该栅介质层上淀积栅金属层；在未被栅介质层及栅金属层覆盖的该外延层之上、栅介质层及栅金属层的侧壁以及栅金属层之上，淀积难融金属层；在该难融金属层上淀积合金金属层；以及快速退火形成合金层，其中该合金层是所述合金金属层穿透所述难融金属层后与该外延层一起合金形成的。本发明通过在金属Ni下面插入一层阻挡层，调控Ni与III-V族半导体反应速率，提高腐蚀液对Ni与Ni合金层的选择比。本发明可以在不增加方阻的前提下改善源漏Ni金属表面形貌，最终达到提高源漏欧姆接触特性的目的。
-
公开(公告)号：CN102437042A
公开(公告)日：2012-05-02
申请号：CN201110383802.1
申请日：2011-11-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/285 , H01L21/28 , C23C14/08
Abstract: 本发明公开了一种制作结晶态高K栅介质材料的方法，该方法包括：在单晶衬底上沉积非晶态高K栅介质材料，以及借助于退火工艺将该非晶态高K栅介质材料结晶为结晶态高K栅介质材料；或者在Ge衬底上直接外延生长结晶态高K栅介质材料。本发明提供的制作结晶态高K栅介质材料的方法，使在Ge上生长的结晶态高K栅介质材料的晶格常数与Ge相近，能够形成低缺陷密度的界面结构，从而解决了Ge基MOS场效应晶体管的界面态问题，进而能够获得高性能的Ge基MOS器件。
-
公开(公告)号：CN102420167A
公开(公告)日：2012-04-18
申请号：CN201110399350.6
申请日：2011-12-05
Applicant: 中国科学院微电子研究所
IPC: H01L21/762
Abstract: 本发明涉及一种硅基绝缘体上锗衬底减薄的方法，所述衬底结构包括单晶衬底、阻挡层、锗层，阻挡层置于单晶衬底之上，极薄锗层置于阻挡层之上，该方法通过向锗衬底上沉积二氧化锗，加热锗使之与二氧化锗在真空或者保护气氛中发生反应，生成易挥发的一氧化锗，从而提供一种锗衬底刻蚀的方法。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.024 seconds)
