一种元胞结构及其制造方法以及功率器件

    公开(公告)号:CN112864220A

    公开(公告)日:2021-05-28

    申请号:CN201911102156.X

    申请日:2019-11-12

    Abstract: 本发明提供了一种元胞结构及其制造方法以及功率器件,涉及功率半导体领域。元胞结构,包括:第一绝缘部,第一绝缘部具有一端开口的容纳槽;第一介质部,第一介质部设置于容纳槽的底部;第二介质部,第二介质部设置于容纳槽内,且位于第一介质部远离底面的一侧;第二绝缘部,设置于第一介质部和第二介质部之间。本发明提供的元胞结构,在容纳槽内设有被第二绝缘部隔开且相互绝缘的第一介质部和第二介质部。如此,第一介质部相当于在容纳槽的底部设置了一个额外的电极板,使整个沟槽底部区域的电场分布较为平缓,有效的解决了沟槽底部电场集中的问题,使得此处发生电场击穿的概率大大降低,有效的提高了器件的可靠性和稳定性。

    一种注塑模具
    72.
    发明公开

    公开(公告)号:CN112829200A

    公开(公告)日:2021-05-25

    申请号:CN201911158920.5

    申请日:2019-11-22

    Abstract: 本申请涉及注塑成型技术领域,特别涉及一种注塑模具。包括:下模;所述下模包括多个侧壁,多个所述侧壁围成的空间内设有用于支撑基板的浮动板;上模,所述上模位于所述下模的上方,并与所述侧壁及所述浮动板之间形成有注塑空间;弹性组件,所述弹性组件用于为所述浮动板提供向所述上模方向的弹力。本申请中的塑模具,在弹性组件弹力的作用下,使浮动板能够与设置于该浮动板上方的基板紧密贴合时,即不影响基板的散热,不会对基板产生损坏。

    一种半导体功率器件及制备方法
    73.
    发明公开

    公开(公告)号:CN112447832A

    公开(公告)日:2021-03-05

    申请号:CN201910803935.6

    申请日:2019-08-28

    Abstract: 本发明涉及检测的技术领域,公开一种半导体功率器件及制备方法,该半导体功率器件,包括:衬底、形成于衬底内的结构层、形成于衬底一侧表面的金属连接层;其中:衬底包括沿衬底厚度方向排列的P型层和位于P型层背离金属连接层一侧的N型层以形成P‑N结,衬底形成有开口位于P型层背离N型层一侧表面的电阻沟槽;金属连接层包括测温电阻引出端;结构层包括测温电阻,测温电阻位于电阻沟槽内,测温电阻朝向金属连接层的一端与测温电阻引出端连接、且远离金属连接层的一端伸入至N型层内,且测温电阻与P型层和N型层之间绝缘,能够解决现有技术中对功率器件工作时温度不准确的技术问题。

    一种终端结构制造方法
    74.
    发明公开

    公开(公告)号:CN112447821A

    公开(公告)日:2021-03-05

    申请号:CN201910824911.9

    申请日:2019-09-02

    Abstract: 本发明涉及半导体器件领域,具体而言,涉及一种终端结构制造方法,包括在半导体衬底表面设置场氧化层,所述场氧化层厚度范围为1微米至2微米;在所述场氧化层表面沉积氧化硅薄膜,所述氧化硅薄膜厚度范围为10纳米至50纳米;采用湿法刻蚀工艺对所述场氧化层及氧化硅薄膜进行刻蚀,根据所述场氧化层及氧化硅薄膜之间的刻蚀速率差使所述场氧化层形成斜面台阶结构;在所述斜面结构进行离子注入掺杂、热扩散激活及PN结推进,本方案通过在场氧化层表面设置氧化硅薄膜,根据场氧化层及氧化硅薄膜之间的刻蚀速率差使场氧化层形成斜面台阶结构,有利于终端扩散结的边缘渐变,有利于调节PN结表面的电场,提高PN结的耐压和击穿特性。

    二极管及其制备方法
    75.
    发明公开

    公开(公告)号:CN112397388A

    公开(公告)日:2021-02-23

    申请号:CN201910760385.4

    申请日:2019-08-16

    Abstract: 本发明涉及一种二极管及其制备方法。该二极管的制备方法包括以下步骤:提供表面形成有外延层的衬底,所述外延层的表面包括主结区和包围所述主结区的非主结区;在所述非主结区的表面形成隔离层,并形成与所述主结区位置对应的主结槽;对所述主结槽的底面进行扩铂处理;在所述扩铂处理后的所述主结槽的底面形成电阻层,得到中间器件;其中,所述电阻层在所述主结区的投影面积小于所述主结区的面积;在所述中间器件的正面形成与所述主结区连接并与所述电阻层绝缘设置的阳极,和位于所述电阻层的表面且与所述阳极绝缘设置的电阻电极;在所述中间器件的背面形成阴极。利用该制备方法以解决主结区扩铂不完全,且电阻层电阻值难以控制的问题。

    快恢复二极管及其制备方法

    公开(公告)号:CN112310226A

    公开(公告)日:2021-02-02

    申请号:CN201910691503.0

    申请日:2019-07-29

    Abstract: 本发明提供一种快恢复二极管,涉及二极管领域。该快恢复二极管,包括:衬底层;N型外延层,位于所述衬底层表面;P型注入区,位于所述衬底层表面,且设置于所述N型外延层的侧部;扩散区,位于所述N型外延层的顶部区域,与P型注入区分隔设置。利用该快恢复二极管能够解决现有技术中采用扩铂工艺降低快恢复二极管反向恢复时间时容易导致其正向导通压降高的问题,通过改变快恢复二极管的结构达到降低快恢复二极管反向恢复时间的目的。

    一种功率模块封装结构及制作方法

    公开(公告)号:CN110416200B

    公开(公告)日:2020-11-20

    申请号:CN201910589440.8

    申请日:2019-07-02

    Abstract: 本发明涉及电子功率器件技术领域,特别涉及一种功率模块封装结构及制作方法。该功率模块封装结构包括绝缘外壳和基板组件,绝缘外壳封装于基板组件外以至少覆盖基板组件的功能结构部分;基板组件包括第一基板和第二基板;第一基板朝向第二基板的表面设置有功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片;第二基板朝向绝缘外壳的表面设置有功率因数校正驱动芯片、三相逆变驱动芯片以及自举二极管芯片,第二基板朝向第一基板的表面设置有电路层;电路层分别与功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片电性连接。在满足功能要求的基础上缩小了结构占板面积。

    一种沟槽栅IGBT及其制作方法

    公开(公告)号:CN107275396B

    公开(公告)日:2020-02-07

    申请号:CN201710667268.4

    申请日:2017-08-07

    Inventor: 肖婷 何昌 史波

    Abstract: 本发明公开了一种沟槽栅IGBT及其制作方法,在沟槽栅IGBT的第一沟槽栅上设置一接触区,在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空,而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理,保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高,改善沟槽栅IGBT容易出现漏电的问题,提高其可靠性。此外,本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距,因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度,保证沟槽栅IGBT的饱和电流密度较高。

    半导体工艺、半导体器件的制作方法和半导体器件

    公开(公告)号:CN110120342A

    公开(公告)日:2019-08-13

    申请号:CN201910390853.3

    申请日:2019-05-10

    Abstract: 本申请提供了一种半导体工艺、半导体器件的制作方法和半导体器件。该半导体工艺包括:提供半导体结构,半导体结构包括非平整表面,非平整表面包括突出区域;在非平整表面的除突出区域之外的区域上设置牺牲阻挡层;对设置有牺牲阻挡层的半导体结构进行第二次机械研磨,直到非平整表面变为平整表面,牺牲阻挡层被去除的速率小于半导体结构的被去除的速率。该半导体工艺中,在通过化学机械研磨对整个非平整表面进行研磨时,未设置有牺牲阻挡层的突出区域会被快速磨平,而其他区域由于牺牲阻挡层的阻挡作用而基本维持不变。该工艺不仅能改善半导体结构的平整度,并且,由于该工艺不需要对半导体结构进行刻蚀,其可控性更好,可行性高。

    一种沟槽栅IGBT及其制作方法

    公开(公告)号:CN107275396A

    公开(公告)日:2017-10-20

    申请号:CN201710667268.4

    申请日:2017-08-07

    Inventor: 肖婷 何昌 史波

    Abstract: 本发明公开了一种沟槽栅IGBT及其制作方法,在沟槽栅IGBT的第一沟槽栅上设置一接触区,在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空,而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理,保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高,改善沟槽栅IGBT容易出现漏电的问题,提高其可靠性。此外,本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距,因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度,保证沟槽栅IGBT的饱和电流密度较高。

Patent Agency Ranking