-
公开(公告)号：CN119654984A
公开(公告)日：2025-03-18
申请号：CN202380056877.X
申请日：2023-06-19
Applicant: 国际商业机器公司
Abstract: 一种微电子结构，包括：第一堆叠器件结构，包括第一上部器件和第一下部器件；第二堆叠器件结构，包括第二上部器件和第二下部器件；以及隔离柱结构(236)，位于第一和第二堆叠器件结构之间。该隔离柱结构具有接触第一和第二上部器件的上部区段以及接触第一和第二下部器件的下部区段。隔离柱结构的上部区段具有第一宽度，并且隔离柱结构的下部区段具有不同于第一宽度的第二宽度。
-
公开(公告)号：CN117981071A
公开(公告)日：2024-05-03
申请号：CN202280063430.0
申请日：2022-06-27
Applicant: 国际商业机器公司
IPC: H01L21/8238 , H01L29/417
Abstract: 公开了包括具有掩埋电源轨的半导体器件的半导体结构。在一个示例中，半导体结构包括多个半导体器件。每个半导体器件通过电介质层与相邻的半导体器件隔离。该半导体结构还包括跨该多个半导体器件延伸的第一扩散断裂部、跨该多个半导体器件延伸的第二扩散断裂部、以及跨该多个半导体器件延伸的多个栅极。栅极设置在第一扩散断裂部和第二扩散断裂部之间。每个半导体器件包括在该多个栅极下方在该第一扩散断裂部与该第二扩散断裂部之间延伸的电源轨。
-
公开(公告)号：CN111418069B
公开(公告)日：2024-01-26
申请号：CN201880073344.1
申请日：2018-11-01
Applicant: 国际商业机器公司
IPC: H01L29/78
Abstract: 提供了用于增加Weff VFET器件的技术。在一个方面，一种形成鳍结构的方法包括：将硬掩模沉积到衬底上；将心轴材料沉积到所述硬掩模上；沿第一方向图案化所述心轴材料以形成第一心轴；在所述第一心轴旁边形成第一间隔物；在第一心轴之间形成第二心轴；沿垂直于所述第一方向的第二方向图案化所述第一心轴/所述第二心轴；在所述第一/第二心轴旁边形成垂直于所述第一间隔物的第二间隔物；选择性地移除所述第一/第二心轴，从而留下由所述第一/第二间隔物形成的阶梯形图案；将所述阶梯形图案转移到所述硬掩模，然后转移到所述衬底。还提供了一种形成VFET器件、VFET鳍结构和VFET器件的方法。
-
公开(公告)号：CN116438661A
公开(公告)日：2023-07-14
申请号：CN202180076382.4
申请日：2021-11-08
Applicant: 国际商业机器公司
IPC: H01L29/161
Abstract: 提供了一种鳍式单片半导体结构、其制造方法和半导体器件。该鳍式单片半导体结构包括衬底层(21)，相对于衬底层垂直延伸的鳍片结构，该鳍片结构包括垂直堆叠的层，其包括具有第一应变类型的底部半导体鳍区(34)，具有第二应变类型的顶部层半导体鳍区(26”)，以及在顶部半导体鳍片区(26”)和底部半导体鳍片区之间且将其电隔离的介电层(36A)，其中第一应变类型与第二应变类型不同。制造结构的方法包括在电介质层(22)内形成至少一个沟槽(24)并向下延伸至衬底层(21)，在至少一个沟槽(24)内并与衬底层(21)相邻地外延形成底部半导体基础区，其中外延形成底部半导体基础区进一步包括通过纵横比俘获在底部半导体基区内的缺陷，在底部半导体基底区上的至少一个沟槽(24)内外延形成第一半导体鳍片区(34)，该第一半导体鳍片区(34)具有第一应变类型，以及在第一半导体鳍片区域(34)上方的至少一个沟槽(24)内外延形成第二半导体鳍片区域(26”)，该第二半导体鳍片区域(26')具有第二应变类型，其中该第一应变类型与该第二应变类型不同。包括鳍式单片半导体结构的半导体器件在相同鳍的电隔离部分具有不同的应变特性。
-
公开(公告)号：CN115803871A
公开(公告)日：2023-03-14
申请号：CN202180048193.6
申请日：2021-06-29
Applicant: 国际商业机器公司
IPC: H01L21/84
Abstract: 本发明的实施例可以包括半导体结构和制造方法。所述半导体结构可包含顶部沟道及底部沟道，其中所述顶部沟道包含多个垂直取向的沟道。底部沟道包括多个水平取向的沟道。所述半导体结构可以包括围绕所述顶部沟道和所述底部沟道的栅极。所述半导体结构可以包括位于所述栅极的每一侧上的间隔物。第一间隔物包括位于多个垂直取向的沟道之间的电介质材料。第二间隔物包括位于多个水平取向的沟道之间的电介质材料。这可以实现在垂直间隔物之间形成间隔物。
-
Patent Agency Ranking
公开(公告)号：CN115336126A
公开(公告)日：2022-11-11
申请号：CN202180021003.1
申请日：2021-01-28
Applicant: 国际商业机器公司
Abstract: 一种用于生产包括与半导体激光器串联集成的双稳态电阻系统(BRS)的增强激光器(ATLAS)的器件和方法。通过利用BRS的突变电阻开关，激光器表现出低于激光阈值的自发发射(SE)的减少/抑制。激光器系统包括半导体激光器以及作为可逆开关操作的BRS。BRS在高阻态下操作，其中半导体激光器低于激光阈值并且以减少的自发发射机制发射，以及在低阻态下操作，其中半导体激光器高于或等于激光阈值并且以受激发射机制发射。作为可逆开关操作的BRS跨两个独立芯片或在单个晶片上串联电连接。BRS是使用绝缘体‑金属转变(IMT)材料形成的或者是使用阈值开关选择器(TSS)形成的。
-
公开(公告)号：CN114695350A
公开(公告)日：2022-07-01
申请号：CN202111412565.7
申请日：2021-11-25
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238 , B82Y40/00
Abstract: 实施例包括一种形成半导体器件的方法和所得器件。该方法可以包括在分层的纳米片的半导体层的暴露的部分上形成源极/漏极。该方法可以包括在源极/漏极上形成牺牲材料。该方法可以包括形成覆盖牺牲材料的电介质层。该方法可以包括利用接触衬垫代替牺牲材料。半导体器件可以包括第一栅极纳米片堆叠和第二栅极纳米片堆叠。半导体器件可以包括与第一纳米片堆叠接触的第一源极/漏极和与第二纳米片堆叠接触的第二源极/漏极。半导体器件可以包括位于第一源极/漏极与第二源极/漏极之间的源极/漏极电介质。半导体器件可以包括与第一源极/漏极、第二源极/漏极以及源极/漏极电介质接触的接触衬垫。
-
公开(公告)号：CN114097093A
公开(公告)日：2022-02-25
申请号：CN202080050787.6
申请日：2020-06-15
Applicant: 国际商业机器公司
IPC: H01L29/00
Abstract: 一种形成半导体结构的方法，包括在衬底之上形成鳍状物，在衬底之上形成围绕鳍状物的浅沟槽隔离区域，以及形成为纳米片场效应晶体管提供沟道的纳米片堆叠体。该方法还包括在形成于第一鳍状物上的第一纳米片堆叠体的侧壁和顶表面的一部分之上形成沟道保护衬垫，该沟道保护衬垫进一步形成在从第一纳米片堆叠体的侧壁向形成于第二鳍状物上的第二纳米片堆叠体延伸的浅沟槽隔离区域的一部分之上。该方法还包括形成围绕纳米片堆叠体的暴露部分的栅极堆叠体，在沟道保护衬垫之上形成不对称自对准栅极隔离结构，以及在第三鳍状物和第四鳍状物之间的浅沟槽隔离区域的一部分之上形成对称自对准栅极隔离结构。
-
公开(公告)号：CN110520973A
公开(公告)日：2019-11-29
申请号：CN201880024368.8
申请日：2018-04-11
Applicant: 国际商业机器公司
IPC: H01L21/336
Abstract: 一种用于降低半导体结构的寄生电容的方法，包括在衬底上形成鳍片结构，在鳍片结构和衬底之间形成第一源极/漏极区，在鳍片结构附近形成第一间隔物，在第一源极/漏极区附近形成第二间隔物和使暴露区域中的第一源极/漏极区凹陷。该方法还包括在凹陷的第一源极/漏极区的暴露区域内形成浅沟槽隔离(STI)区，在STI区域上方沉积底部间隔物，在底部间隔物上方形成金属棚极堆叠，在金属栅极堆叠上沉积顶部间隔物，切割金属栅极堆叠，在鳍片结构上形成第二源极/漏极区；和形成触点，使得STI区在金属栅极堆叠和第一源极/漏极区之间延伸一段长度。
-
公开(公告)号：CN104051537B
公开(公告)日：2018-07-17
申请号：CN201410092534.1
申请日：2014-03-13
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7853 , B82Y10/00 , B82Y40/00 , H01L29/045 , H01L29/0673 , H01L29/41791 , H01L29/66439 , H01L29/66772 , H01L29/66795 , H01L29/775 , H01L29/78696
Abstract: 本发明涉及有刻面的半导体纳米线。在半导体鳍上进行半导体材料的选择性外延以形成半导体纳米线。半导体纳米线的表面包括非水平且非垂直的刻面。可以在所述半导体纳米线之上形成栅电极，以使得有刻面的表面可以用作沟道表面。有刻面的半导体纳米线的外延沉积部分可以向沟道施加应力。此外，在有刻面的半导体纳米线上形成栅电极之前，可以添加另外的半导体材料以形成所述有刻面的半导体纳米线的外壳。半导体纳米线的有刻面的表面提供了良好限定的载荷子输运特性，该载荷子输运特性可以有利地用于提供具有受到良好控制的器件特性的半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
193
records
(took 0.028 seconds)
