-
公开(公告)号：CN105915210B
公开(公告)日：2019-01-18
申请号：CN201510575741.7
申请日：2015-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0944
Abstract: 本发明提供了一种输入/输出电路。电路，包括：第一电源节点；输出节点；驱动器晶体管，连接在第一电源节点与输出节点之间；以及竞争电路。驱动器晶体管被配置为：响应于输入信号的第一类型的边沿而导通，以及响应于输入信号的第二类型的边沿而截止。驱动器晶体管具有源极、漏极和栅极，并且驱动器晶体管的源极与第一电源节点连接。竞争电路包括控制电路，该控制电路被配置为基于驱动器晶体管的栅极处的信号来生成控制信号；以及竞争晶体管，位于驱动器晶体管的漏极与第二电压之间。竞争晶体管具有被配置为接收控制信号的栅极。
-
公开(公告)号：CN104868885B
公开(公告)日：2018-04-20
申请号：CN201410206668.1
申请日：2014-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K5/14
CPC classification number: H03K5/14 , H03K5/133 , H03K2005/00019 , H03K2005/00071
Abstract: 本发明提供了一种延迟线电路，包括多个延迟单元，多个延迟单元配置为接收输入信号并改变输入信号以产生第一输出信号。延迟线电路也包括可变延迟线单元，可变延迟线单元包括：输入端，配置为接收第一输出信号；输出端，配置为输出第二输出信号；第一线，位于输入端和输出端之间，第一线包括串联的第一反相器、第二反相器、第一速度控制单元和第三反相器；第二线，位于输入端和输出端之间，第二线包括串联的第四反相器、第二速度控制单元、第五反相器和第六反相器。延迟线电路也配置为通过第一线或第二线选择性地传输接收的第一输出信号。本发明提供了具有可变延迟线单元的延迟线电路。
-
公开(公告)号：CN104917369B
公开(公告)日：2017-11-21
申请号：CN201410310873.2
申请日：2014-06-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种电压源单元，包括稳压单元、分压器和第一电流镜。稳压单元被配置为接收第一电压信号和第二电压信号，并且被配置为生成第三电压信号。分压器连接在第一电流镜和稳压单元之间，并且控制第二电压信号。第一电流镜连接至稳压单元、输入电压源和分压器。第一电流镜被配置为生成第一电流信号和第二电流信号，第二电流信号是第一电流信号的镜像，通过第三电压信号控制第一电流信号，而第二电流信号控制输出电压源信号。本发明还提供了电压源单元的操作方法。
-
公开(公告)号：CN107039338A
公开(公告)日：2017-08-11
申请号：CN201611191301.2
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明的实施例提供用于制造互连结构的方法以及互连结构。该方法包括：在衬底中形成开口；在开口中形成低k介电块；在低k介电块中形成至少一个通孔；以及在通孔中形成导体。该互连结构包括衬底、介电块和导体。衬底具有位于其中的开口。介电块位于衬底的开口中。介电块具有位于其中的至少一个通孔。介电块的介电常数小于衬底的介电常数。导体位于介电块的通孔中。
-
公开(公告)号：CN104051415A
公开(公告)日：2014-09-17
申请号：CN201310323082.9
申请日：2013-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/64 , H03B5/18 , H03L7/08
CPC classification number: H03B5/1256 , H01F2021/125 , H03B5/1212 , H03B5/1228 , H03B2201/0216 , H03J3/20 , H03J3/22
Abstract: 本发明公开了可变电感器、包含该可变电感器的压控振荡器和锁相环，其中，该可变电感器包括设置在衬底上方的信号线。可变电感器还包括：第一接地面，位于衬底上方，第一接地面设置在信号线的第一侧；以及第二接地面，位于衬底上方，第二接地面设置在与信号线的第一侧相对的信号线的第二侧上。可变电感器还包括：第一浮置面，位于衬底上方，第一浮置面设置在第一接地面和信号线之间；以及第二浮置面，位于衬底上方，第二浮置面设置在第二接地面和信号线之间。可变电感器还包括开关阵列，开关阵列被配置为选择性地将第一接地面连接至第一浮置面，并且选择性地将第二接地面连接至第二浮置面。
-
Patent Agency Ranking
公开(公告)号：CN102201665B
公开(公告)日：2014-09-10
申请号：CN201010594425.1
申请日：2010-12-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0255 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种静电放电保护装置，其包括：第一半导体型态的第一阱，形成在第二半导体型态的基板之中以形成第一二极管。第二半导体型态的第二阱，形成在基板以形成具有第一阱的第二二极管。第一半导体型态的第一多个参杂区域，形成于第一阱的上表面。第二半导体型态的第二多个参杂区域，形成于第一阱的上表面以形成具有第一阱的第三二极管。多个浅沟渠隔离STI区域，设置于第一阱的上表面，每个STI区域设置于第一半导体型态以及第二半导体型态的参杂区域之间。当在第一或第二多参杂区域的一个接收到ESD电压突波时，则第三二极管提供电流旁路。本发明能够最佳化以降低在正常射频操作期间网路匹配的电容影响，并且具有改良的电路布线。
-
公开(公告)号：CN102190274B
公开(公告)日：2014-04-02
申请号：CN201110021179.5
申请日：2011-01-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01B7/003 , A63F13/06 , A63F13/211 , A63F13/24 , A63F2300/1043 , A63F2300/105 , G01P3/52 , G01P15/125 , G01P15/16
Abstract: 本发明提供一种微机电系统装置，该装置适用于感测机械位移，包括至少一第一电容器，具有第一和第二电容器极板，第一和第二电容器极板设置于彼此相距为一间距的位置，第一和第二电容器极板具有不同功函数并且互相电性连接，其中第一和第二电极板之一可相对于另一者移动，使得第一和第二电容器极板间的上述间距随着一外力改变，流经第一电容器的电流代表在特定的时间内上述间距改变的速度。本发明提供的运动感测器较快速、便宜和/或精准无误。
-
公开(公告)号：CN103681703A
公开(公告)日：2014-03-26
申请号：CN201310004213.7
申请日：2013-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H04N5/374
CPC classification number: H01L27/14634 , H01L27/14636 , H01L27/1464 , H01L27/14641 , H04N5/374
Abstract: 本发明提供了3D堆叠背照式图像传感器及其制造方法。该3D图像传感器包括其上带有像素阵列的上部芯片。第二芯片包括与像素阵列的列和行相关的多个列电路和行电路，并且这些列电路和行电路被设置在对应的列电路和行电路区域中，这些列电路和行电路区域被布置在多个组中。芯片间接合焊盘形成在每个芯片上。在一个实施例中，第二芯片上的芯片间接合焊盘被线性地布置并且包括在列电路区域和行电路区域内。在其他实施例中，芯片间接合焊盘彼此交错。在一些实施例中，像素阵列的行和列包括多个信号线并且对应的列电路区域和行电路区域还包括多个芯片间接合焊盘。
-
公开(公告)号：CN103199857A
公开(公告)日：2013-07-10
申请号：CN201210187425.9
申请日：2012-06-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种PLL电路包括：相位频率检测器；可编程电荷泵，连接至相位频率检测器的输出端；环路滤波器，连接至电荷泵的输出端，环路滤波器提供微调电压；第一电压电流转换器，第一电压至电流转换器提供对应微调电压的微调电流；电流控制振荡器(CCO)；反馈除法器，连接至CCO的输出端和相位频率检测器的输入端；和模拟校准电路。模拟校准电路提供用于粗调CCO的振荡频率的频率基准点的粗调电流，其中，CCO响应于粗调电流和微调电流在输出端处生成频率信号，其中，频率基准点是连续可调的。本发明还提供了一种基于电流控制振荡器(CCO)的PLL。
-
公开(公告)号：CN103137553A
公开(公告)日：2013-06-05
申请号：CN201210434513.4
申请日：2012-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/525
CPC classification number: H01L23/5256 , H01L21/823437 , H01L27/0617 , H01L27/0629 , H01L27/11206 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L2924/0002 , H01L2924/00
Abstract: 一种形成具有电熔丝的集成电路的方法包括在衬底的上方形成至少一个晶体管。形成至少一个晶体管包括在衬底的上方形成栅极电介质结构。功函金属层形成在栅极电介质结构的上方。导电层形成在功函金属层的上方。源极/漏极(S/D)区域被形成为与栅极电介质结构的每个侧壁相邻。至少一个电熔丝形成在衬底的上方。形成至少一个电熔丝包括在衬底的上方形成第一半导体层。第一硅化物层形成在第一半导体层上。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.038 seconds)
