-
公开(公告)号:CN110783189A
公开(公告)日:2020-02-11
申请号:CN201910901032.1
申请日:2019-09-23
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/308
Abstract: 本发明涉及一种芯片沟槽的制备方法与芯片的制备方法,该芯片沟槽的制备方法包括:提供衬底,在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区;其中,所述非沟槽区包括预设的阻挡区和过渡区,所述过渡区包围所述沟槽区,所述阻挡区包围所述过渡区;在所述阻挡区对应的所述衬底的表面形成掩膜;在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙,所述侧墙形成围设所述沟槽区的刻蚀孔;对所述刻蚀孔处的衬底进行刻蚀形成沟槽。利用本发明的制备方法能够解决现有技术中利用光刻技术制备沟槽时由于曝光显影精度限制造成的无法减少沟槽尺寸的问题,达到减小沟槽尺寸的目的。
-
公开(公告)号:CN110534556A
公开(公告)日:2019-12-03
申请号:CN201910668260.9
申请日:2019-07-23
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/06 , H01L21/266 , G03F1/80
Abstract: 本发明涉及一种功率半导体器件、其终端结构、掩膜版和制备方法,所述功率半导体器件设有主结,所述终端结构包括终端区,所述终端区包括多个依次环绕于所述主结之外的场限环;所述场限环包括第一传导类型的半导体离子,在远离所述主结的方向上,多个所述场限环的第一传导类型的半导体离子的掺杂浓度依次递减。通过将多个场限环内的第一传导类型的半导体离子的浓度设计为沿远离所述主结的方向依次递减,可以使半导体器件的耐压更加稳定,而且整个终端结构所占的面积大大减小,提高了生产效率,避免了半导体材料的浪费;而且呈一定梯度的离子浓度变化,还有效缓解了电场集中现象,提高了功率器件的反向阻断能力。
-
公开(公告)号:CN109728083A
公开(公告)日:2019-05-07
申请号:CN201811464344.2
申请日:2018-12-03
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供了一种绝缘栅双极型晶体管及其制备方法、电气设备,该绝缘栅双极型晶体管在沟槽内的多晶硅层刻蚀形成两个多晶硅层,并且在沟槽的底部增设了N型层以及P型层,电流路径除了具备传统宽沟槽的绝缘栅双极型晶体管的构造的电流路径外,还新增了沟槽底部侧壁的沟道电流,沟道底部中间的PNP结构的电流,因此,在相同的面积下,本发明中的沟槽的通电能力更强。
-
公开(公告)号:CN109192775A
公开(公告)日:2019-01-11
申请号:CN201811223772.6
申请日:2018-10-19
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种IGBT及其生长方法,该IGBT包括:IGBT本体和P型层;其中,所述P型层,位于所述IGBT本体的栅极底部;所述P型层与所述IGBT本体的N型层形成反向PN结分担承受电压。本发明的方案,可以解决槽栅结构IGBT在承受高电压时在Trench底部的拐角处有电场集中容易发生电场击穿的问题,达到不容易发生电场击穿的效果。
-
公开(公告)号:CN111180405B
公开(公告)日:2025-03-28
申请号:CN201811340375.7
申请日:2018-11-12
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明提供了一种元胞结构及其制备方法、功率半导体器件及电子设备,该元胞结构基材,设置在所述基材上的多个单排排列的沟槽,其中,至少部分所述沟槽内设置有横向加强侧壁;且所述沟槽的侧壁上设置有用于将被所述横向加强侧壁封堵的沟槽与其他沟槽导电连通的缺口。通过在形成的沟槽中部分增加横向加强侧壁来增强整个元胞结构的整体强度,并且通过设置的缺口使得沟槽导电连通,从而可以在开设比较密集的沟槽,提高功率半导体器件的性能。
-
公开(公告)号:CN113644114B
公开(公告)日:2024-06-07
申请号:CN202110845637.0
申请日:2021-07-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本申请涉及芯片制备的技术领域,本申请公开一种芯片、芯片制备方法及电子器件。其中芯片,包括衬底层、埋氧层以及N型漂移层,N型漂移层包括接近于所述衬底层的第一侧以及远离所述衬底层的第二侧,所述第二侧形成有第一阳极区以及第二阳极区,在第一阳极区以及第二阳极区之间形成有介电区,所述介电区包括密集分布的形成于所述N型漂移层的点缺陷,所述芯片为RC‑LIGBT芯片,所述芯片为RC‑LIGBT芯片,所述第一阳极区为P+阳极区,所述第二阳极区为N+阳极区。与现有技术相比,通过在介电区内形成点缺陷提高介电区内的电阻,进而抑制第一阳极区与第二阳极区之间电子的移动,进而减弱芯片的电压折回现象,提高芯片整体的稳定性。
-
公开(公告)号:CN113284871B
公开(公告)日:2024-05-17
申请号:CN202010102198.X
申请日:2020-02-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/492 , H01L23/495 , H01L21/48
Abstract: 本发明涉及DBC基板封装技术领域,提出了一种DBC基板框架结构,包括基板,所述基板上方设置有相互正对的第一侧框架与第二侧框架,第一侧框架连接固定在所述基板上,基板倾斜设置且倾斜方向为沿所述第二侧框架到所述第一侧框架方向斜向上,用于补偿封装过程中所述第一侧框架挤压导致所述基板翘起;还提出了一种DBC基板框架结构的成型治具,包括基座和设置在所述基座上的成型腔,成型腔用于制造上述的DBC基板框架结构;还提出了一种DBC基板框架结构的成型方法,其采用了上述成型治具。本发明具有封装成功率高、封装成本低和加工效率高的优点。
-
公开(公告)号:CN112992836B
公开(公告)日:2023-01-17
申请号:CN201911275842.7
申请日:2019-12-12
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L23/367 , H01L23/31 , H01L23/29 , H01L21/48
Abstract: 本发明涉及电子器件技术领域,公开了一种铜桥双面散热的芯片及其制备方法,该铜桥双面散热的芯片包括导线框架、芯片本体、环氧树脂胶膜和铜桥,其中,导线框架包括基岛和管脚两个部分,芯片本体设置于基岛上,芯片本体包括位于朝向基岛一侧且与基岛电性连接的第一连接端和位于背离基岛一侧、通过铜桥与管脚电性连接的第二连接端;环氧树脂胶膜设置于芯片本体上且与每个第二连接端相对的位置设有开孔,开孔内设有结合材以将第二连接端与铜桥固定。该铜桥双面散热的芯片将用于固定第二连接端与铜桥的结合材限定在环氧树脂胶膜的开孔内,可以避免结合材溢出而影响铜桥双面散热的芯片的性能,该铜桥双面散热的芯片可靠性更强、散热效果更好。
-
公开(公告)号:CN112216666B
公开(公告)日:2022-06-14
申请号:CN201910626038.2
申请日:2019-07-11
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/49 , H01L23/495 , H01L23/31 , H01L21/56
Abstract: 本申请涉及芯片封装技术领域,具体而言,涉及一种元器件电性连接方法及通过该方法制备的芯片封装。元器件电性连接方法包括如下步骤:将芯片焊接在基板上;将芯片及外部引脚塑封成型,塑封过程中,对需要进行电性连接的焊盘处预留填充孔;在封装体上刻蚀用于连通填充孔的沟槽,每个所述沟槽用于连通需要进行电性连接的焊盘对应的填充孔;在导电沟槽和填充孔中填充导电胶;对外露的导电胶部分进行再次封装。本申请技术方案所提供的元器件电性连接方法,由于采用导电胶进行电性连接,不用引线键合的方式,不存在机械应力对芯片的损伤,提高芯片的可靠性。
-
公开(公告)号:CN111243952B
公开(公告)日:2021-06-15
申请号:CN202010062843.X
申请日:2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/331 , H01L21/265
Abstract: 本发明提供了一种IGBT的制作方法。该制作方法包括:步骤S1,在晶圆基片的正面上设置硬掩膜层;步骤S2,在硬掩膜层的保护下对晶圆基片进行图形化处理,得到多个沿第一方向排列的沟槽;步骤S3,在沟槽中设置沟槽栅结构,沟槽栅结构的裸露表面与硬掩膜层的顶表面在同一平面上;步骤S4,去除硬掩膜层,使沟槽栅结构突出于晶圆基片的表面;步骤S5,在沟槽栅结构周围的晶圆基片中形成P阱区;步骤S6,对晶圆基片进行单边或双边的N型离子倾斜注入,利用沟槽栅结构的遮挡效应在P阱区中形成位于沟槽栅结构一侧或两侧的N+发射极,N型离子倾斜注入的注入方向与第一方向的夹角θ为锐角或钝角。避免了改版、简化了工艺、节约了成本。
-
-
-
-
-
-
-
-
-