-
公开(公告)号：CN114759536B
公开(公告)日：2023-05-02
申请号：CN202210499939.1
申请日：2022-05-09
Applicant: 江南大学
Abstract: 本发明公开了一种低噪声放大器的超低压静电浪涌全芯片防护电路以及方法，包括：强电流泄放SCR路径包括PNP晶体管和NPN晶体管、第一正偏二极管、第二正偏二极管、第三正偏二极管、第四正偏二极管、第二隧穿管以及各个器件之间的连接关系。本发明通过四个二极管辅助触发SCR，以实现静电浪涌防护电路快速开启、导通后强电压钳位的功能，本发明在面对静电浪涌应力时，根据不同位置和不同方向都可以进行泄放；其次，本发明针对I/O到VSS端口的超低压工作特性，设计了嵌套二极管开启路径，以促进静电浪涌防护电路快速响应，并且提高电路单元的复用性，能减少版图面积，提高静电浪涌防护效能，实现过压过流防护，电路触发电压灵活可控。
-
公开(公告)号：CN114188927A
公开(公告)日：2022-03-15
申请号：CN202111462754.5
申请日：2021-11-30
Applicant: 江南大学
IPC: H02H9/04
Abstract: 本发明公开了一种快速响应抗闩锁的静电浪涌保护集成电路，属于电子产品的静电放电与浪涌防护领域。本发明采用由晶体管和电阻构成的SCR路径作为主电流泄放电路，大幅降低了保护电路占用的芯片面积，降低了表面电场和栅氧击穿的风险，同时提高了保护电路的自保护能力和鲁棒性；设计内嵌的齐纳管和MOS管，形成多耦合辅助触发电路，当静电浪涌应力到来，辅助主电流泄放电路的开启，提高电路的响应速度，增强电流泄放能力和电压钳位能力；引入稳压钳位电路和肖特基钳位电路作为两条分支泄流路径，抑制了正反馈效应，提高了电路的抗闩锁能力；本发明能够在降低电路面积的条件下提高主电流泄放电路的开启速度，并具有出色的抗闩锁能力和强鲁棒性。
-
公开(公告)号：CN110071214B
公开(公告)日：2022-03-15
申请号：CN201910376586.4
申请日：2019-05-07
Applicant: 江南大学
Abstract: 本发明公开了一种减小刻蚀产物侧壁再淀积的刻蚀方法，属于半导体技术领域。所述方法刻蚀方法在刻蚀前淀积薄膜时先不淀积MTJ器件的上层金属，而是使用碳层作为刻蚀掩模，采用感应耦合等离子刻蚀技术进行刻蚀，刻蚀完成后对上表面做平坦化处理，再将上层金属淀积，用作MTJ器件的上部电极；避免了上层已刻蚀部分在后续刻蚀中产生颗粒再淀积到MgO侧壁，影响器件性能，使得刻蚀过程中对于磁材料的损伤降低至传统方法的一半以下，同时刻蚀过程中采用醇类和H2O的混合气体作为刻蚀气体，进一步有效的避免了刻蚀的后腐蚀问题和刻蚀损伤问题，不再需要进行尾气处理，减少了工艺步骤。
-
公开(公告)号：CN110120237B
公开(公告)日：2021-10-22
申请号：CN201910376110.0
申请日：2019-05-07
Applicant: 江南大学
Abstract: 本发明公开了一种具有良好传感裕度的STT‑MRAM传感电路，属于计算机存储技术领域。所述STT‑MRAM传感电路通过采用动态参考电压发生器产生动态参考电压VREF，使得当STT‑MRAM处于高阻RAP、位线电压VBL_AP较大时，动态参考电压发生器将参考电压降低，而当STT‑MRAM处于低阻RP、位线电压VBL_P较小时，通过动态参考电压发生器将参考电压升高，从而大幅度增大了|VREF‑VDATA|的值，进而增大了传感裕度SM；同时采用恒流源将读取电路Iread钳位在10‑100μA范围内，避免传感操作期间的读取干扰(RD)。
-
公开(公告)号：CN108109997B
公开(公告)日：2020-08-04
申请号：CN201711354718.0
申请日：2017-12-15
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种利用阱分割技术提高低压ESD防护性能的方法，具体包括阱分割技术和特殊的金属布线方法，可用于提高片上IC低压ESD保护的可靠性，本发明方法实例器件一主要由P衬底、第一N阱、第一P阱、第二P阱、第二N阱、第三P阱、第三N阱、第四P阱、第四N阱、第四P+注入区、第五N+注入区构成。在ESD应力作用下，利用阱分割技术，一方面，可获得二极管串触发SCR的低压ESD保护器件，避免器件内部产生雪崩击穿效应，降低器件的触发电压，另一方面，可大幅降低器件的寄生电容，满足射频IC的ESD保护需求。此外，通过调整器件内部N+注入区和P+注入区位置，改变SCR结构的ESD电流泄放路径，并结合金属布线设计，调节器件的维持电压。
-
Patent Agency Ranking
公开(公告)号：CN111223855A
公开(公告)日：2020-06-02
申请号：CN201911132334.3
申请日：2019-11-19
Applicant: 江南大学
IPC: H01L27/02 , H01L21/8249
Abstract: 本发明公开了一种利用栅隔离技术提高电路系统ESD防护性能的方法，属于集成电路的静电放电防护及抗浪涌领域。本发明可用于瞬态电压抑制或ESD保护器件，所述器件包括P衬底、N阱、P阱、第一N+注入区、第二N+注入区、第三N+注入区、第一P+注入区、第二P+注入区、第一多晶硅栅以及其覆盖的第一薄栅氧化层、第二多晶硅栅以及其覆盖的第二薄栅氧化层、第三多晶硅栅以及其覆盖的第三薄栅氧化层、第四多晶硅栅以及其覆盖的第四薄栅氧化层、第五多晶硅栅以及其覆盖的第五薄栅氧化层、第六多晶硅栅以及其覆盖的第六薄栅氧化层。本发明利用了栅隔离技术，提高维持电压，增强器件在ESD防护或抗浪涌过程中的抗闩锁性。
-
公开(公告)号：CN110111823A
公开(公告)日：2019-08-09
申请号：CN201910376865.0
申请日：2019-05-07
Applicant: 江南大学
IPC: G11C11/16
Abstract: 本发明公开了一种高容量的MRAM存储器，属于计算机存储技术领域。通过将参考单元设置为与存储单元相同的结构，均包括MTJ和晶体管，并同样以读写电路、位线控制电路控制参考单元与存储单元的存储状态，参考单元与存储单元并联，通过差分放大器比较存储单元与参考单元的MTJ的相对状态以实现基于三状态的信息存储，使得在同样的单元面积下，可以存储更多的信息，达到了在面积不变甚至是缩小芯片面积的同时并提高芯片的存储容量的效果；进一步还通过设置多个存储单元对应一个参考单元的方式，使得在更高密度的存储阵列中，其存储效果的提升更为显著。
-
公开(公告)号：CN108054166A
公开(公告)日：2018-05-18
申请号：CN201711353399.1
申请日：2017-12-15
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种多开态MOS辅助触发SCR的高压ESD保护方案，可用于片上高压IC的ESD防护。以一种三开态PMOS和NMOS辅助触发SCR的高压ESD保护器件为实施例：主要由P衬底、第一N阱、第一P阱、第一N+注入区、第一P+注入区、第二N+注入区、第二P+注入区、第三N+注入区、第四N+注入区、第三P+注入区、第四P+注入区、第五N+注入区、第六N+注入区、第五P+注入区、第六P+注入区、第七N+注入区、第八N+注入区、第七P+注入区、第八P+注入区、多个嵌入的N阱、P阱和多晶硅栅构成。因嵌入SCR结构中的开态PMOS和NMOS管数目可调，一方面可形成多开态MOS辅助触发SCR的ESD电流泄放路径，另一方面还可实现高压ESD保护器件的触发电压可调性，强电压钳制能力和ESD鲁棒性。
-
公开(公告)号：CN104485329B
公开(公告)日：2017-06-23
申请号：CN201410521877.5
申请日：2014-09-28
Applicant: 江南大学
Abstract: 一种具有高维持电压的IGBT结构的ESD保护器件，可用于片上IC高压ESD保护电路。主要由P衬底、高压N阱、N阱、P阱、第一P+注入区、第二P+注入区、N+注入区、第三P+注入区、第四P+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该IGBT结构的ESD保护器件在高压ESD脉冲作用下，一方面由第三P+注入区、N阱、高压N阱、P阱、N+注入区形成具有PNPN结构的电流泄放路径，提高器件的失效电流、增强器件的ESD鲁棒性；另一方面由第三P+注入区、N阱、第四P+注入区、第一P+注入区、P阱以及第二P+注入区形成寄生PNP三极管和寄生电阻串联的另一条电流泄放路径，以提高器件的维持电压，增强器件的抗闩锁能力。
-
公开(公告)号：CN104409457B
公开(公告)日：2017-02-01
申请号：CN201410766937.X
申请日：2014-12-11
Applicant: 江南大学
Abstract: 一种LDMOS-SCR类叉指结构的高压ESD保护器件，可用于片上高压IC的ESD保护电路。主要由P型衬底、N型埋层、N阱、P阱、若干个P+注入区、若干个N+注入区、多晶硅双栅和若干场氧隔离区构成。该ESD保护器件可在高压ESD脉冲作用下，形成两条由LDMOS-SCR结构并联构成的ESD电流泄放路径。该电流泄放路径均以寄生的NPN管和P阱电阻为公共支路，以降低器件的电子发射率，提高维持电压和ESD鲁棒性。另一方面，通过在器件内部设计一个寄生的NPN晶体管控制一个浮空LDMOS结构，既可以降低LDMOS-SCR器件的电子发射率，提高维持电压；又能增强浮空LDMOS结构的N型导电沟道的电流泄放能力，提高器件的ESD鲁棒性。
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.026 seconds)
