一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路

    公开(公告)号:CN117334692A

    公开(公告)日:2024-01-02

    申请号:CN202311319247.5

    申请日:2023-10-12

    Applicant: 江南大学

    Abstract: 针对典型电源稳压芯片的静电与浪涌防护措施不足、防护能力弱、寄生电容大等缺点,本发明设计一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路,主要由衬底、掺杂阱、注入区、高浓度掺杂注入区构成。通过桥式二极管与放大三极管辅助触发SCR结构,降低电路的触发电压。通过在放大三极管的反向击穿结位置引入高浓度掺杂注入区,以优化放大三极管的触发特性,改变电路响应速度;还通过对放大三极管做局部多叉指设计,提升所述双向静电与浪涌防护电路的电流均匀性,降低导通电阻,提高单位面积的ESD鲁棒性。本发明实例提出了一种高集成、抗闩锁、强鲁棒性的双向静电与浪涌防护电路,并具有寄生电容小、耐压能力强及维持电压可调等特点。

    一种全对称双栅控二极管触发SCR结构的双向ESD保护抗闩锁器件

    公开(公告)号:CN107658295B

    公开(公告)日:2023-09-29

    申请号:CN201711101434.0

    申请日:2017-11-10

    Applicant: 江南大学

    Abstract: 一种全对称双栅控二极管触发SCR结构的双向ESD保护抗闩锁器件,可用于提高IC芯片的抗ESD能力。主要由P衬底、P外延、第一N阱、P阱、第二N阱、第一N+注入区、第一P+注入区、第二N+注入区、第二P+注入区、第三N+注入区、第三P+注入区、第四N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下,一方面,该器件具有阻容耦合辅助触发路径,既不用耗费额外的版图面积,又能充分利用阻容耦合电路触发电压低、开启时间短的优势,缩小ESD保护器件的电压回滞幅度。此外,还利用栅控二极管的导通特性,提高N阱寄生阱电阻的电位,加速SCR结构电流泄放路径的开启;另一方面,该器件具有两条ESD电流泄放路径和全对称结构,有助于提高器件的ESD鲁棒性,可实现ESD双向防护。

    一种具有阻容二极管辅助触发SCR结构的ESD防护器件

    公开(公告)号:CN106876389B

    公开(公告)日:2023-07-25

    申请号:CN201710292835.2

    申请日:2017-04-28

    Applicant: 江南大学

    Abstract: 一种具有阻容二极管辅助触发SCR结构的ESD防护器件,可用于提高芯片的抗ESD能力。主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第三P+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下,当器件发生齐纳击穿时,一方面可形成由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径,以降低器件的触发电压和开启时间,另一方面可形成由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径,以降低典型SCR结构的正反馈程度,提高器件的维持电压。

    一种适用于负载开关芯片的静电浪涌防护电路

    公开(公告)号:CN116387309A

    公开(公告)日:2023-07-04

    申请号:CN202310318302.2

    申请日:2023-03-29

    Applicant: 江南大学

    Abstract: 针对典型负载开关芯片的ESD/EOS防护措施不足、防护能力弱等缺点,本发明实例设计了一种适用于负载开关芯片的静电浪涌防护电路。本发明实例针对负载开关芯片的工作特性及其静电与浪涌防护等级需求,通过特殊的版图布局,设计多SCR泄流路径,实现快速开启、强抗浪涌防护能力等性能指标;通过调节击穿位置、改变内部三极管增益,抑制内部寄生效应、降低漏电流,实现低功耗、低信号传输损失率等性能指标。本发明实例提出了一种高集成、抗闩锁、强鲁棒性的双向静电与浪涌防护电路,并具有低漏电、弱寄生、强鲁棒性及维持电压可调等特点。

    一种面向低功耗电源管理芯片的静电浪涌防护电路

    公开(公告)号:CN114843262A

    公开(公告)日:2022-08-02

    申请号:CN202210499551.1

    申请日:2022-05-09

    Applicant: 江南大学

    Abstract: 本发明涉及一种面向低功耗电源管理芯片的静电浪涌防护电路,包括依次堆叠设置的P衬底、第一深N阱和第二深N阱,所述第一深N阱和第二深N阱间隔设置;所述第一深N阱上依次间隔设置有第一P阱和第二P阱;所述第二深N阱上设置有第三P阱;所述第一P阱、第二P阱和第三P阱上均设置有多个注入区,所述第一P阱和第二P阱之间设置有多个注入区,所述第三P阱的两侧也设置有多个注入区;所述注入区包括N+注入区和P+注入区。其占用面积小,寄生效应少,通过设置P阱并在P阱内设置注入区,能够调节所述防护电路的开启电压,实现电源管理芯片不同电源域的静电浪涌防护需求,同时,利用结构堆叠设计法,本防护电路能够形成多叉指互联版图。

    一种利用栅隔离技术提高电路系统ESD防护性能的方法

    公开(公告)号:CN111223855B

    公开(公告)日:2021-12-03

    申请号:CN201911132334.3

    申请日:2019-11-19

    Applicant: 江南大学

    Abstract: 本发明公开了一种利用栅隔离技术提高电路系统ESD防护性能的方法,属于集成电路的静电放电防护及抗浪涌领域。本发明可用于瞬态电压抑制或ESD保护器件,所述器件包括P衬底、N阱、P阱、第一N+注入区、第二N+注入区、第三N+注入区、第一P+注入区、第二P+注入区、第一多晶硅栅以及其覆盖的第一薄栅氧化层、第二多晶硅栅以及其覆盖的第二薄栅氧化层、第三多晶硅栅以及其覆盖的第三薄栅氧化层、第四多晶硅栅以及其覆盖的第四薄栅氧化层、第五多晶硅栅以及其覆盖的第五薄栅氧化层、第六多晶硅栅以及其覆盖的第六薄栅氧化层。本发明利用了栅隔离技术,提高维持电压,增强器件在ESD防护或抗浪涌过程中的抗闩锁性。

    一种全对称LDMOS触发SCR结构的双向高压ESD防护器件

    公开(公告)号:CN110880500B

    公开(公告)日:2021-12-03

    申请号:CN201911132160.0

    申请日:2019-11-19

    Applicant: 江南大学

    Abstract: 本发明公开了一种全对称LDMOS触发SCR结构的双向高压ESD防护器件,属于集成电路的静电放电防护及抗浪涌领域。所述防护器件主要由一P衬底、深N阱、第一P阱、N阱、第二P阱、第一P+注入区、第一N+注入区、第一多晶硅栅、第一薄栅氧化层、第一场氧隔离区、第二P+注入区、第二场氧隔离区、第二多晶硅栅、第二薄栅氧化层、第二N+注入区和第三P+注入区构成。本发明通过嵌入两个NLDMOS,构成开态NLDMOS和关态NLDMOS串联的辅助触发SCR电流路径,提高器件的耐压能力,使器件满足高压电源域的ESD防护需求增强器件的ESD鲁棒性,提高器件单位面积泄放效率,降低寄生SCR结构中的基区载流子浓度,提高器件的维持电压。

    一种低压MOS辅助触发SCR的双向瞬态电压抑制器

    公开(公告)号:CN108807376B

    公开(公告)日:2021-05-14

    申请号:CN201810720710.X

    申请日:2018-07-03

    Applicant: 江南大学

    Abstract: 一种低压MOS辅助触发SCR的双向瞬态电压抑制器,属于集成电路的静电放电防护及抗浪涌领域。主要由P衬底、第一N阱、P阱、第二N阱、第一P+注入区、第一N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层、第二N+注入区、第二P+注入区、第三P+注入区、第三N+注入区、第二多晶硅栅及其覆盖的第二薄栅氧化层、第四N+注入区、第四P+注入区和金属线构成;一方面,器件通过利用开态NMOS和二极管形成正向辅助触发路径,降低触发电压,提高器件的电压箝制能力。另一方面,器件可在正、反向电学应力作用下,器件内部呈现相同的电学特性,具有双向静电放电防护或抗浪涌功能。

    一种具有低压低电容触发特性的瞬态电压抑制器

    公开(公告)号:CN108987388B

    公开(公告)日:2020-07-24

    申请号:CN201810791940.5

    申请日:2018-07-18

    Applicant: 江南大学

    Abstract: 一种具有低压低电容触发特性的瞬态电压抑制器,属于集成电路的静电放电防护及抗浪涌领域。主要包括:P衬底、N阱、P阱、第一P+注入区、第一N+注入区、第二P+注入区、第二N+注入区,多晶硅栅及其覆盖的薄栅氧化层、第三N+注入区和金属线。通过在SCR结构中嵌入MOS、二极管及特殊的金属布线设计,形成二极管辅助触发SCR的电流路径,以及MOS辅助触发SCR的电流路径,以降低器件的触发电压,提高器件电过应力鲁棒性。可在减小器件面积的同时,降低器件的寄生电容,增强器件的ESD、浪涌防护效能。

    一种小回滞双向瞬态电压抑制器及其应用

    公开(公告)号:CN109698195A

    公开(公告)日:2019-04-30

    申请号:CN201811619461.1

    申请日:2018-12-28

    Applicant: 江南大学

    Abstract: 本发明公开了一种小回滞双向瞬态电压抑制器及其应用,属于集成电路半导体技术领域。由P衬底、第一高压深N阱、第二高压深N阱、第一、第二、第三及第四N阱、第一、第二及第三P阱、第一N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第二N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下,一方面通过关态PMOS和开态PMOS串联构成辅助触发SCR路径,降低器件触发电压,提高鲁棒性,另一方面通过高压深N阱和浮空N阱延长电流泄放路径,降低SCR结构正反馈程度,提高维持电压,且器件呈对称结构,具有双向过压、过流防护或抗浪涌功能。

Patent Agency Ranking