-
公开(公告)号：CN114759536B
公开(公告)日：2023-05-02
申请号：CN202210499939.1
申请日：2022-05-09
Applicant: 江南大学
Abstract: 本发明公开了一种低噪声放大器的超低压静电浪涌全芯片防护电路以及方法，包括：强电流泄放SCR路径包括PNP晶体管和NPN晶体管、第一正偏二极管、第二正偏二极管、第三正偏二极管、第四正偏二极管、第二隧穿管以及各个器件之间的连接关系。本发明通过四个二极管辅助触发SCR，以实现静电浪涌防护电路快速开启、导通后强电压钳位的功能，本发明在面对静电浪涌应力时，根据不同位置和不同方向都可以进行泄放；其次，本发明针对I/O到VSS端口的超低压工作特性，设计了嵌套二极管开启路径，以促进静电浪涌防护电路快速响应，并且提高电路单元的复用性，能减少版图面积，提高静电浪涌防护效能，实现过压过流防护，电路触发电压灵活可控。
-
公开(公告)号：CN116387309A
公开(公告)日：2023-07-04
申请号：CN202310318302.2
申请日：2023-03-29
Applicant: 江南大学
IPC: H01L27/02
Abstract: 针对典型负载开关芯片的ESD/EOS防护措施不足、防护能力弱等缺点，本发明实例设计了一种适用于负载开关芯片的静电浪涌防护电路。本发明实例针对负载开关芯片的工作特性及其静电与浪涌防护等级需求，通过特殊的版图布局，设计多SCR泄流路径，实现快速开启、强抗浪涌防护能力等性能指标；通过调节击穿位置、改变内部三极管增益，抑制内部寄生效应、降低漏电流，实现低功耗、低信号传输损失率等性能指标。本发明实例提出了一种高集成、抗闩锁、强鲁棒性的双向静电与浪涌防护电路，并具有低漏电、弱寄生、强鲁棒性及维持电压可调等特点。
-
公开(公告)号：CN114843262A
公开(公告)日：2022-08-02
申请号：CN202210499551.1
申请日：2022-05-09
Applicant: 江南大学
Abstract: 本发明涉及一种面向低功耗电源管理芯片的静电浪涌防护电路，包括依次堆叠设置的P衬底、第一深N阱和第二深N阱，所述第一深N阱和第二深N阱间隔设置；所述第一深N阱上依次间隔设置有第一P阱和第二P阱；所述第二深N阱上设置有第三P阱；所述第一P阱、第二P阱和第三P阱上均设置有多个注入区，所述第一P阱和第二P阱之间设置有多个注入区，所述第三P阱的两侧也设置有多个注入区；所述注入区包括N+注入区和P+注入区。其占用面积小，寄生效应少，通过设置P阱并在P阱内设置注入区，能够调节所述防护电路的开启电压，实现电源管理芯片不同电源域的静电浪涌防护需求，同时，利用结构堆叠设计法，本防护电路能够形成多叉指互联版图。
-
公开(公告)号：CN116093104A
公开(公告)日：2023-05-09
申请号：CN202310313608.9
申请日：2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于直流/直流转换芯片的静电与浪涌防护电路，包括P衬底、深N阱、第一N阱、第一P阱、第二N阱、第二P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第二P+注入区、第五N+注入区、第三P+注入区、硅化物、多晶硅栅及其覆盖的薄栅氧化层。本发明所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其利用栅接低电位NMOS触发电压低的特性，NPN型三极管、通过设计PNP与NPN型三极管复合结构，构建含多条电流泄放路径的ESD/EOS防护电路，用于增强DC‑DC转换芯片的ESD/EOS防护能力，具有低电压触发、小回滞、快速开启等优点，还能依托多泄流路径，提高二次失效电流。
-
公开(公告)号：CN114843262B
公开(公告)日：2022-11-08
申请号：CN202210499551.1
申请日：2022-05-09
Applicant: 江南大学
Abstract: 本发明涉及一种面向低功耗电源管理芯片的静电浪涌防护电路，包括依次堆叠设置的P衬底、第一深N阱和第二深N阱，所述第一深N阱和第二深N阱间隔设置；所述第一深N阱上依次间隔设置有第一P阱和第二P阱；所述第二深N阱上设置有第三P阱；所述第一P阱、第二P阱和第三P阱上均设置有多个注入区，所述第一P阱和第二P阱之间设置有多个注入区，所述第三P阱的两侧也设置有多个注入区；所述注入区包括N+注入区和P+注入区。其占用面积小，寄生效应少，通过设置P阱并在P阱内设置注入区，能够调节所述防护电路的开启电压，实现电源管理芯片不同电源域的静电浪涌防护需求，同时，利用结构堆叠设计法，本防护电路能够形成多叉指互联版图。
-
Patent Agency Ranking
公开(公告)号：CN114759536A
公开(公告)日：2022-07-15
申请号：CN202210499939.1
申请日：2022-05-09
Applicant: 江南大学
Abstract: 本发明公开了一种低噪声放大器的超低压静电浪涌全芯片防护电路以及方法，包括：强电流泄放SCR路径包括PNP晶体管和NPN晶体管、第一正偏二极管、第二正偏二极管、第三正偏二极管、第四正偏二极管、第二隧穿管以及各个器件之间的连接关系。本发明通过四个二极管辅助触发SCR，以实现静电浪涌防护电路快速开启、导通后强电压钳位的功能，本发明在面对静电浪涌应力时，根据不同位置和不同方向都可以进行泄放；其次，本发明针对I/O到VSS端口的超低压工作特性，设计了嵌套二极管开启路径，以促进静电浪涌防护电路快速响应，并且提高电路单元的复用性，能减少版图面积，提高静电浪涌防护效能，实现过压过流防护，电路触发电压灵活可控。
-
公开(公告)号：CN116093104B
公开(公告)日：2024-06-14
申请号：CN202310313608.9
申请日：2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于直流/直流转换芯片的静电与浪涌防护电路，包括P衬底、深N阱、第一N阱、第一P阱、第二N阱、第二P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第二P+注入区、第五N+注入区、第三P+注入区、硅化物、多晶硅栅及其覆盖的薄栅氧化层。本发明所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其利用栅接低电位NMOS触发电压低的特性，NPN型三极管、通过设计PNP与NPN型三极管复合结构，构建含多条电流泄放路径的ESD/EOS防护电路，用于增强DC‑DC转换芯片的ESD/EOS防护能力，具有低电压触发、小回滞、快速开启等优点，还能依托多泄流路径，提高二次失效电流。
-
公开(公告)号：CN116314182B
公开(公告)日：2024-05-31
申请号：CN202310315383.0
申请日：2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于低功耗LDO芯片的双向静电浪涌防护电路，其包括P衬底、第一深N阱、第一深P阱、第二深P阱、第一N阱、第二N阱、第三N阱、第一P阱、第二P阱、第三P阱、第四P阱、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第五P+注入区、第四N+注入区、第六P+注入区和第五N+注入区。本发明通过引入多个二极管串触发SCR结构，降低器件触发电压和增加器件单位面积的ESD鲁棒性。
-
公开(公告)号：CN117767718A
公开(公告)日：2024-03-26
申请号：CN202311807109.1
申请日：2023-12-26
Applicant: 江南大学
Abstract: 本发明属于集成电路的静电放电防护及抗浪涌技术领域，涉及一种适用于交流‑直流转换器的全芯片静电浪涌防护电路，通过设计稳压钳位电路和静电浪涌泄流电路，实现输入/输出端、电源端、接地端三个端口之间的双向ESD/EOS防护需求。本发明设计的全芯片ESD/EOS防护电路具有快速开启、强电压钳位、低导通电阻、高ESD/EOS防护效能比的特点。此外，本发明提出的全芯片ESD/EOS防护方案通过共用部分二极管、三极管，实现小面积、高单位面积鲁棒性的功能，可用于增强交流‑直流转换器的ESD/EOS防护能力，提升产品可靠性与稳定性。
-
公开(公告)号：CN116314182A
公开(公告)日：2023-06-23
申请号：CN202310315383.0
申请日：2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于低功耗LDO芯片的双向静电浪涌防护电路，其包括P衬底、第一深N阱、第一深P阱、第二深P阱、第一N阱、第二N阱、第三N阱、第一P阱、第二P阱、第三P阱、第四P阱、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第五P+注入区、第四N+注入区、第六P+注入区和第五N+注入区。本发明通过引入多个二极管串触发SCR结构，降低器件触发电压和增加器件单位面积的ESD鲁棒性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.015 seconds)
